本發(fā)明涉及CMOS電路技術(shù)領(lǐng)域，尤其涉及一種CMOS(Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)邏輯電單元、邏輯電路、柵極驅(qū)動(dòng)電路和顯示裝置。

背景技術(shù)：

現(xiàn)有的CMOS驅(qū)動(dòng)單元包括第一PMOS管和第一NMOS管，當(dāng)CMOS驅(qū)動(dòng)單元的輸入端接入低電平時(shí)，CMOS驅(qū)動(dòng)單元的輸出端輸出高電平，此時(shí)該第一PMOS管存在寄生二極管，該第一NMOS管存在寄生二極管?，F(xiàn)有的CMOS驅(qū)動(dòng)單元在其輸入端接入低電平時(shí)由于該第一NMOS管的漏電流、以及該P(yáng)MOS寄生二極管的漏電流和該NMOS寄生二極管的漏電流會(huì)導(dǎo)致所述CMOS驅(qū)動(dòng)單元由于靜態(tài)漏電流的存在導(dǎo)致輸出電平下降，不能保證所述CMOS驅(qū)動(dòng)單元對下級電路的驅(qū)動(dòng)能力。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的主要目的在于提供一種CMOS邏輯單元、邏輯電路、柵極驅(qū)動(dòng)電路和顯示裝置，解決現(xiàn)有的CMOS邏輯單元由于靜態(tài)漏電流的存在導(dǎo)致輸出電平下降，不能保證所述CMOS驅(qū)動(dòng)單元對下級電路的驅(qū)動(dòng)能力的問題。

為了達(dá)到上述目的，本發(fā)明提供了一種CMOS邏輯單元，包括CMOS驅(qū)動(dòng)單元，還包括：

輸出電壓補(bǔ)償單元，分別與所述CMOS驅(qū)動(dòng)單元的輸出端和高電平端連接，用于當(dāng)所述CMOS驅(qū)動(dòng)單元的輸出端輸出的電壓大于預(yù)定電壓時(shí)控制所述CMOS驅(qū)動(dòng)單元的輸出端與所述高電平端連接。

實(shí)施時(shí)，所述輸出電壓補(bǔ)償單元包括：

反相模塊，輸入端與所述CMOS驅(qū)動(dòng)單元的輸出端連接；以及，

補(bǔ)償PMOS管，柵極與所述反相模塊的輸出端連接，第一極與所述高電平端連接，第二極與所述CMOS驅(qū)動(dòng)單元的輸出端連接。

實(shí)施時(shí)，所述輸出電壓補(bǔ)償單元還包括：

補(bǔ)償電容，第一端與所述CMOS驅(qū)動(dòng)單元的輸出端連接，第二端接地。

實(shí)施時(shí)，所述CMOS驅(qū)動(dòng)單元包括：

第一PMOS管，柵極與所述CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與所述高電平端連接，第二極與所述CMOS驅(qū)動(dòng)單元的輸出端連接；以及，

第一NMOS管，柵極與所述CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與低電平端連接，第二極與所述CMOS驅(qū)動(dòng)單元的輸出端連接。

本發(fā)明還提供了一種CMOS邏輯電路，包括N個(gè)級聯(lián)的CMOS驅(qū)動(dòng)單元；N為大于1的整數(shù)；

除了第一級CMOS驅(qū)動(dòng)單元之外，每一級CMOS驅(qū)動(dòng)單元的輸入端與相鄰上一級CMOS驅(qū)動(dòng)單元的輸出端連接；

第一級CMOS驅(qū)動(dòng)單元的輸入端為所述CMOS邏輯電路的輸入端；

所述CMOS邏輯電路還包括：輸出電壓補(bǔ)償單元電路，分別與高電平端和每一級所述CMOS驅(qū)動(dòng)單元的輸出端連接，用于當(dāng)所述CMOS驅(qū)動(dòng)單元通過其輸出端輸出的電壓大于預(yù)定電壓時(shí)控制該輸出端與所述高電平端連接。

實(shí)施時(shí)，所述輸出電壓補(bǔ)償單元電路包括：

第一反相模塊，輸入端與第(2m-1)級CMOS驅(qū)動(dòng)單元的輸出端連接；

第二反相模塊，輸入端與第2m級CMOS驅(qū)動(dòng)單元的輸出端連接；以及，

N個(gè)補(bǔ)償PMOS管；

每一補(bǔ)償PMOS管分別與一級所述CMOS驅(qū)動(dòng)單元對應(yīng)；

所述第一反相模塊的輸出端和與奇數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的所有補(bǔ)償PMOS管的柵極都連接；

所述第二反相模塊的輸出端和與偶數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的所有補(bǔ)償PMOS管的柵極都連接；

每一補(bǔ)償PMOS管的第一極都與所述高電平端連接；

與一級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償PMOS管的第二極與該級CMOS驅(qū)動(dòng)單元的輸出端連接；

m為任一正整數(shù)，2m小于或等于N。

實(shí)施時(shí)，所述輸出電壓補(bǔ)償單元電路還包括N個(gè)補(bǔ)償電容；

每一補(bǔ)償電容分別與一級所述CMOS驅(qū)動(dòng)單元對應(yīng)；

與一級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償電容的第一端與該級CMOS驅(qū)動(dòng)單元的輸出端連接，所述N個(gè)補(bǔ)償電容的第二端都接地。

實(shí)施時(shí)，每一級CMOS驅(qū)動(dòng)單元分別包括：

第一PMOS管，柵極與該級CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與所述高電平端連接，第二極與該級CMOS驅(qū)動(dòng)單元的輸出端連接；以及，

第一NMOS管，柵極與該級CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與低電平端連接，第二極與該級CMOS驅(qū)動(dòng)單元的輸出端連接。

本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路，所述柵極驅(qū)動(dòng)電路包括上述的CMOS邏輯單元，或者，所述柵極驅(qū)動(dòng)電路包括上述的CMOS邏輯電路。

本發(fā)明還提供了一種顯示裝置，包括上的柵極驅(qū)動(dòng)電路。

與現(xiàn)有技術(shù)相比，本發(fā)明所述的CMOS邏輯單元、邏輯電路、柵極驅(qū)動(dòng)電路和顯示裝置通過采用輸出電壓補(bǔ)償單元在所述CMOS驅(qū)動(dòng)單元的輸出端輸出的電壓大于預(yù)定電壓時(shí)控制CMOS驅(qū)動(dòng)單元的輸出端與高電平端連接，以避免現(xiàn)有的CMOS驅(qū)動(dòng)單元存在的由于靜態(tài)漏電流的存在導(dǎo)致輸出電平下降現(xiàn)象，能保證CMOS驅(qū)動(dòng)單元輸出高電平，保持了對下級電路的驅(qū)動(dòng)能力。

附圖說明

圖1是本發(fā)明實(shí)施例所述的CMOS邏輯單元的結(jié)構(gòu)圖；

圖2是本發(fā)明另一實(shí)施例所述的CMOS邏輯單元的電路圖；

圖3是本發(fā)明所述的CMOS邏輯單元的一具體實(shí)施例的電路圖；

圖4是本發(fā)明所述的CMOS邏輯電路的一具體實(shí)施例的電路圖。

具體實(shí)施方式

下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。

如圖1所示，本發(fā)明實(shí)施例所述的CMOS(Complementary Metal Oxide Semiconductor，互補(bǔ)金屬氧化物半導(dǎo)體)邏輯單元，包括CMOS驅(qū)動(dòng)單元10，還包括：

輸出電壓補(bǔ)償單元11，分別與所述CMOS驅(qū)動(dòng)單元10的輸出端OUT和輸出高電平VGH的高電平端連接，用于當(dāng)所述CMOS驅(qū)動(dòng)單元10的輸出端OUT輸出的電壓大于預(yù)定電壓時(shí)控制所述CMOS驅(qū)動(dòng)單元10的輸出端OUT與所述輸出高電平VGH的高電平端連接。

在實(shí)際操作時(shí)，所述預(yù)定電壓為高電平，所述預(yù)定電壓的具體電壓值可以根據(jù)實(shí)際情況選定，在此不作限定。

本發(fā)明實(shí)施例所述的COMS邏輯電路通過采用輸出電壓補(bǔ)償單元11在所述CMOS驅(qū)動(dòng)單元10的輸出端OUT輸出的電壓大于預(yù)定電壓時(shí)控制CMOS驅(qū)動(dòng)單元10的輸出端OUT與高電平端連接，以避免現(xiàn)有的CMOS驅(qū)動(dòng)單元存在的由于靜態(tài)漏電流的存在導(dǎo)致輸出電平下降現(xiàn)象，能保證CMOS驅(qū)動(dòng)單元輸出高電平，保持了對下級電路的驅(qū)動(dòng)能力。

具體的，如圖2所示，所述輸出電壓補(bǔ)償單元11可以包括：

反相模塊111，輸入端與所述CMOS驅(qū)動(dòng)單元10的輸出端OUT連接；以及，

補(bǔ)償PMOS管MCp，柵極與所述反相模塊111的輸出端連接，第一極與所述輸出高電平VGH的高電平端連接，第二極與所述CMOS驅(qū)動(dòng)單元10的輸出端OUT連接。

本發(fā)明如圖2所示的CMOS邏輯單元的實(shí)施例在工作時(shí)，在CMOS驅(qū)動(dòng)單元輸出高電平時(shí)，通過該反相模塊111控制補(bǔ)償PMOS管MCp導(dǎo)通，將增加的補(bǔ)償PMOS管MCp作為泄露電流的補(bǔ)償晶體管，利用補(bǔ)償PMOS管的強(qiáng)1(高電平)特性以及反相模塊111的邏輯翻轉(zhuǎn)，補(bǔ)償當(dāng)CMOS驅(qū)動(dòng)單元10輸出高電平時(shí)存在的靜態(tài)漏電流，補(bǔ)償現(xiàn)有的漏電路徑造成的電荷損失。

在如圖2所示的實(shí)施例中，補(bǔ)償PMOS管MCp作為高電平VGH與Vout之間的補(bǔ)償晶體管，以保證Vout與VGH保持一致而保證Vout穩(wěn)定；Vout為所述CMOS驅(qū)動(dòng)單元10的輸出端OUT輸出的電壓。相反，當(dāng)Vout處于低電平時(shí)，CMOS驅(qū)動(dòng)單元10的輸出端OUT輸出高電平，從而所述補(bǔ)償PMOS管MCp關(guān)閉，防止所述CMOS驅(qū)動(dòng)單元10的輸出端OUT被拉高。

優(yōu)選的，所述輸出電壓補(bǔ)償單元還可以包括：

補(bǔ)償電容，第一端與所述CMOS驅(qū)動(dòng)單元的輸出端連接，第二端接地。

在優(yōu)選情況下，所述輸出電壓補(bǔ)償單元還包括補(bǔ)償電容，用于對CMOS驅(qū)動(dòng)單元輸出的電壓進(jìn)行穩(wěn)壓。

在實(shí)際操作時(shí)，所述CMOS驅(qū)動(dòng)單元可以包括：

第一PMOS(P-Metal-Oxide-Semiconductor，P型金屬-氧化物-半導(dǎo)體)管，柵極與所述CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與所述高電平端連接，第二極與所述CMOS驅(qū)動(dòng)單元的輸出端連接；以及，

第一NMOS(N-Metal-Oxide-Semiconductor，N型金屬-氧化物-半導(dǎo)體)管，柵極與所述CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與低電平端連接，第二極與所述CMOS驅(qū)動(dòng)單元的輸出端連接。

下面結(jié)合圖3來具體說明本發(fā)明所述的CMOS邏輯單元的一具體實(shí)施例。

如圖3所示，本發(fā)明所述的CMOS邏輯單元的一具體實(shí)施例包括CMOS驅(qū)動(dòng)單元和輸出電壓補(bǔ)償單元，其中，

所述CMOS驅(qū)動(dòng)單元包括：

第一PMOS管Mfp，柵極與所述CMOS驅(qū)動(dòng)單元的輸入端In連接，漏極與輸出高電平VGH的高電平端連接，源極與所述CMOS驅(qū)動(dòng)單元的輸出端OUT連接；以及，

第一NMOS管Mfn，柵極與所述CMOS驅(qū)動(dòng)單元的輸入端In連接，漏極與輸出低電平VGL的低電平端連接，源極與所述CMOS驅(qū)動(dòng)單元的輸出端OUT連接；

所述輸出電壓補(bǔ)償單元包括反相模塊、補(bǔ)償PMOS管MCp和補(bǔ)償電容Cmp；

所述補(bǔ)償電容Cmp的第一端與所述CMOS驅(qū)動(dòng)單元的輸出端OUT連接，所述補(bǔ)償電容Cmp的第二端與地端GND連接；

所述反相模塊包括反相器F1；

所述反相器F1的輸入端與所述CMOS驅(qū)動(dòng)單元的輸出端OUT連接；

所述補(bǔ)償PMOS管MCp的柵極與所述反相器F1的輸出端連接，漏極與所述輸出高電平VGH的高電平端連接，源極與所述CMOS驅(qū)動(dòng)單元的輸出端OUT連接。

在圖3中，Dp為當(dāng)OUT輸出高電平時(shí)Mfp的寄生PMOS二極管，Dn為OUT輸出高電平時(shí)Mfn的寄生NMOS二極管；In可以接入IC(Integrated Circuit，集成電路)輸出的電壓信號(hào)或者時(shí)鐘信號(hào)。

當(dāng)OUT輸出高電平時(shí)由于存在靜態(tài)漏電流(如圖3所示，所述靜態(tài)漏電流包括流經(jīng)Mfp的導(dǎo)通電流Id、流經(jīng)Mfn的第一漏電流Il1、流經(jīng)Dp的第二漏電流Il2和流經(jīng)Dn的第三漏電流Il3(Il3為Dn的反相飽和電流)，雖然導(dǎo)通電流Id可以給OUT提供電流，但I(xiàn)l1、Il2和Il3均在OUT處向外抽取電流，因此會(huì)導(dǎo)致OUT輸出的電壓Vout無法保持為VGH，Vout的電壓值的降低會(huì)導(dǎo)致對后端的門電路驅(qū)動(dòng)能力不足，因此本發(fā)明如圖3所示的CMOS邏輯單元的具體實(shí)施例在OUT后端增加反相器F1，并在輸出VGH的高電平端和反相器F1之間增加MCp作為泄露電流的補(bǔ)償晶體管，利用反相器F1的邏輯翻轉(zhuǎn)和MCp的強(qiáng)1特性，通過反相器F1的邏輯功能來控制MCp導(dǎo)通來補(bǔ)償下方漏電路徑造成的電荷損失。

本發(fā)明實(shí)施例所述的CMOS邏輯電路包括N個(gè)級聯(lián)的CMOS驅(qū)動(dòng)單元；N為大于1的整數(shù)；

除了第一級CMOS驅(qū)動(dòng)單元之外，每一級CMOS驅(qū)動(dòng)單元的輸入端與相鄰上一級CMOS驅(qū)動(dòng)單元的輸出端連接；

第一級CMOS驅(qū)動(dòng)單元的輸入端為所述CMOS邏輯電路的輸入端；

所述CMOS邏輯電路還包括：輸出電壓補(bǔ)償單元電路，分別與高電平端和每一級所述CMOS驅(qū)動(dòng)單元的輸出端連接，用于當(dāng)所述CMOS驅(qū)動(dòng)單元通過其輸出端輸出的電壓大于預(yù)定電壓時(shí)控制該輸出端與所述高電平端連接。

本發(fā)明實(shí)施例所述CMOS邏輯電路包括多個(gè)級聯(lián)的CMOS驅(qū)動(dòng)單元，并也包括了輸出電壓補(bǔ)償單元電路，該輸出電壓補(bǔ)償單元電路能夠在每一級CMOS驅(qū)動(dòng)單元輸出高電平時(shí)控制該CMOS驅(qū)動(dòng)單元的輸出端與高電平端連接，以避免現(xiàn)有的CMOS邏輯電路中的CMOS驅(qū)動(dòng)單元存在的由于靜態(tài)漏電流的存在導(dǎo)致輸出電平下降現(xiàn)象，能保證CMOS驅(qū)動(dòng)單元輸出高電平，保持了對下級電路的驅(qū)動(dòng)能力。

具體的，所述輸出電壓補(bǔ)償單元電路可以包括：

第一反相模塊，輸入端與第2(m-1)級CMOS驅(qū)動(dòng)單元的輸出端連接；

第二反相模塊，輸入端與第2m級CMOS驅(qū)動(dòng)單元的輸出端連接；以及，

N個(gè)補(bǔ)償PMOS管；

每一補(bǔ)償PMOS管分別與一級所述CMOS驅(qū)動(dòng)單元對應(yīng)；

所述第一反相模塊的輸出端和與奇數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的所有補(bǔ)償PMOS管的柵極都連接；

所述第二反相模塊的輸出端和與偶數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的所有補(bǔ)償PMOS管的柵極都連接；

每一補(bǔ)償PMOS管的第一極都與所述高電平端連接；

與一級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償PMOS管的第二極與該級CMOS驅(qū)動(dòng)單元的輸出端連接；

m為任一正整數(shù)，2m小于或等于N。

優(yōu)選的，所述輸出電壓補(bǔ)償單元電路還包括：

N個(gè)補(bǔ)償電容；

每一補(bǔ)償電容分別與一級所述CMOS驅(qū)動(dòng)單元對應(yīng)；

與一級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償電容的第一端與該級CMOS驅(qū)動(dòng)單元的輸出端連接，所述N個(gè)補(bǔ)償電容的第二端都接地。

在優(yōu)選情況下，所述輸出電壓補(bǔ)償單元還包括N個(gè)補(bǔ)償電容，用于對各級CMOS驅(qū)動(dòng)單元輸出的電壓進(jìn)行穩(wěn)壓。

具體的，每一級CMOS驅(qū)動(dòng)單元可以分別包括：

第一PMOS管，柵極與該級CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與所述高電平端連接，第二極與該級CMOS驅(qū)動(dòng)單元的輸出端連接；以及，

第一NMOS管，柵極與該級CMOS驅(qū)動(dòng)單元的輸入端連接，第一極與低電平端連接，第二極與該級CMOS驅(qū)動(dòng)單元的輸出端連接。

在具體實(shí)施時(shí)，所述第一反相模塊可以為第一反相器，所述第二反相模塊可以為第二反相器。

在實(shí)際操作時(shí)，每級CMOS驅(qū)動(dòng)單元都需要對應(yīng)制作一個(gè)PMOS管作為輸出高電平VGH的高電平線與該級CMOS驅(qū)動(dòng)單元之間的補(bǔ)償晶體管，以保證該級CMOS驅(qū)動(dòng)單元的輸出電壓與VGH保持一致從而保證輸出電壓穩(wěn)定。

當(dāng)多級CMOS驅(qū)動(dòng)單元串聯(lián)一起時(shí)，可以添加第一反相器和第二反相器，所述第一反相器的輸出端和與奇數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償PMOS管的柵極連接，所述第二反相器的輸出端和與偶數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償PMOS管的柵極連接，所述第一反相器的輸入端可以與任一奇數(shù)級CMOS驅(qū)動(dòng)單元的輸出端連接，所述第二反相器的輸入端可以與任一偶數(shù)級CMOS驅(qū)動(dòng)單元的輸出端連接。

在具體實(shí)施時(shí)，可以通過工藝水平調(diào)節(jié)溝道寬長比將第一反相器的閾值電壓做的稍低些，則能保證只要與該第一反相器的輸入端連接的該級奇數(shù)級CMOS驅(qū)動(dòng)單元的輸出端輸出的電壓為高電平(正極性)時(shí)，并該電壓大于所述第一反相器的閾值電壓時(shí)，能夠使該第一反相器打開與奇數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償PMOS管即可。

在具體實(shí)施時(shí)，可以通過工藝水平調(diào)節(jié)溝道寬長比將第二反相器的閾值電壓做的稍低些，則能保證只要與該第二反相器的輸入端連接的該級偶數(shù)級CMOS驅(qū)動(dòng)單元的輸出端輸出的電壓為高電平(正極性)時(shí)，并該電壓大于所述第二反相器的閾值電壓時(shí)，能夠使該第二反相器打開與偶數(shù)級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償PMOS管即可。

本領(lǐng)域技術(shù)人員知道的是，在CMOS邏輯電路中，第一反相器和第二反相器的閾值電壓，小于驅(qū)動(dòng)下一級電路的驅(qū)動(dòng)電壓。

由于第一反相器的輸出端加載的補(bǔ)償PMOS晶體管和第二反相器的輸出端加載的補(bǔ)償PMOS晶體管較多，則所述第一反相器的輸出端負(fù)載和所述第二反相器的輸出端負(fù)載較大，所以應(yīng)該通過工藝手段提高第一反相器的扇出能力(帶負(fù)載能力)和第二反相器的扇出能力以保證能將每個(gè)補(bǔ)償PMOS管正常打開。

在具體實(shí)施時(shí)，當(dāng)所述CMOS邏輯電路包括的CMOS驅(qū)動(dòng)單元的級數(shù)為偶數(shù)時(shí)，將第一反相器的輸入端與倒數(shù)第二級CMOS驅(qū)動(dòng)單元的輸出端連接，將第二反相器的輸入端與倒數(shù)第一級CMOS驅(qū)動(dòng)單元的輸出端連接；當(dāng)所述CMOS邏輯電路包括的CMOS驅(qū)動(dòng)單元的級數(shù)為奇數(shù)時(shí)，將第一反相器的輸入端與倒數(shù)第一級CMOS驅(qū)動(dòng)單元的輸出端連接，將第二反相器的輸入端與倒數(shù)第二級CMOS驅(qū)動(dòng)單元的輸出端連接；是為考慮當(dāng)后面的CMOS驅(qū)動(dòng)單元輸出為高時(shí)則保證了前面的COMS驅(qū)動(dòng)單元也均已經(jīng)達(dá)到高電平，保證了各級CMOS驅(qū)動(dòng)單元輸出的電平的高低一致性。

下面結(jié)合圖4來具體說明本發(fā)明所述的CMOS邏輯電路的一具體實(shí)施例。

如圖4所示，本發(fā)明所述的CMOS邏輯電路的一具體實(shí)施例包括四級CMOS驅(qū)動(dòng)單元和輸出電壓補(bǔ)償單元電路，其中，

所述輸出電壓補(bǔ)償單元電路包括：

第一反相器F1，輸入端與第三級CMOS驅(qū)動(dòng)單元的輸出端OUT3連接；

第二反相器F2，輸入端與第四級CMOS驅(qū)動(dòng)單元的輸出端OUT4連接；

與第一級CMOS驅(qū)動(dòng)單元對應(yīng)的第一補(bǔ)償PMOS管MCp1；

與第二級CMOS驅(qū)動(dòng)單元對應(yīng)的第二補(bǔ)償PMOS管MCp2；

與第三級CMOS驅(qū)動(dòng)單元對應(yīng)的第三補(bǔ)償PMOS管MCp3；

與第四級CMOS驅(qū)動(dòng)單元對應(yīng)的第四補(bǔ)償PMOS管MCp4；

第一補(bǔ)償電容Cmp1，第一端與第一級CMOS驅(qū)動(dòng)單元的輸出端OUT1連接，第二端與地端GND連接；

第二補(bǔ)償電容Cmp2，第一端與第二級CMOS驅(qū)動(dòng)單元的輸出端OUT2連接，第二端與地端GND連接；

第三補(bǔ)償電容Cmp3，第一端與第三級CMOS驅(qū)動(dòng)單元的輸出端OUT3連接，第二端與地端GND連接；以及，

第四補(bǔ)償電容Cmp4，第一端與第四級CMOS驅(qū)動(dòng)單元的輸出端OUT4連接，第二端與地端GND連接；

所述第一反相器F1的輸出端和與第一補(bǔ)償PMOS管MCp1的柵極和第三補(bǔ)償PMOS管MCp3的柵極連接；

所述第二反相器F2的輸出端和與第二補(bǔ)償PMOS管MCp2的柵極和第四補(bǔ)償PMOS管MCp4的柵極連接；

所述第一補(bǔ)償PMOS管MCp1的漏極、所述第二補(bǔ)償PMOS管MCp2的漏極、所述第三補(bǔ)償PMOS管MCp3的漏極和所述第四補(bǔ)償PMOS管MCp4的漏極都與輸出高電平VGH的高電平端連接；

所述第一補(bǔ)償PMOS管MCp1的源極與第一級CMOS驅(qū)動(dòng)單元的輸出端OUT1連接；

所述第二補(bǔ)償PMOS管MCp1的源極與第二級CMOS驅(qū)動(dòng)單元的輸出端OUT2連接；

所述第三補(bǔ)償PMOS管MCp3的源極與第三級CMOS驅(qū)動(dòng)單元的輸出端OUT3連接；

所述第四補(bǔ)償PMOS管MCp4的源極與第四級CMOS驅(qū)動(dòng)單元的輸出端OUT4連接；

所述第一級CMOS驅(qū)動(dòng)單元包括：

第一PMOS管Mfp1，柵極與所述第一級CMOS驅(qū)動(dòng)單元的輸入端IN1連接，漏極與所述輸出高電平VGH的高電平端連接，源極與所述第一級CMOS驅(qū)動(dòng)單元的輸出端OUT1連接；以及，

第一NMOS管Mfn1，柵極與所述第一級CMOS驅(qū)動(dòng)單元的輸入端IN1連接，漏極與輸出低電平VGL的低電平端連接，源極與所述第一級CMOS驅(qū)動(dòng)單元的輸出端OUT1連接；

所述第二級CMOS驅(qū)動(dòng)單元包括：

第二PMOS管Mfp2，柵極與所述第二級CMOS驅(qū)動(dòng)單元的輸入端IN2連接，漏極與所述輸出高電平VGH的高電平端連接，源極與所述第二級CMOS驅(qū)動(dòng)單元的輸出端OUT2連接；以及，

第二NMOS管Mfn2，柵極與所述第二級CMOS驅(qū)動(dòng)單元的輸入端IN2連接，漏極與輸出低電平VGL的低電平端連接，源極與所述第二級CMOS驅(qū)動(dòng)單元的輸出端OUT2連接；

所述第三級CMOS驅(qū)動(dòng)單元包括：

第三PMOS管Mfp3，柵極與所述第三級CMOS驅(qū)動(dòng)單元的輸入端IN3連接，漏極與所述輸出高電平VGH的高電平端連接，源極與所述第三級CMOS驅(qū)動(dòng)單元的輸出端OUT3連接；以及，

第三NMOS管Mfn3，柵極與所述第三級CMOS驅(qū)動(dòng)單元的輸入端IN3連接，漏極與輸出低電平VGL的低電平端連接，源極與所述第三級CMOS驅(qū)動(dòng)單元的輸出端OUT3連接；

所述第四級CMOS驅(qū)動(dòng)單元包括：

第四PMOS管Mfp4，柵極與所述第四級CMOS驅(qū)動(dòng)單元的輸入端IN4連接，漏極與所述輸出高電平VGH的高電平端連接，源極與所述第四級CMOS驅(qū)動(dòng)單元的輸出端OUT4連接；以及，

第四NMOS管Mfn4，柵極與所述第四級CMOS驅(qū)動(dòng)單元的輸入端IN4連接，漏極與輸出低電平VGL的低電平端連接，源極與所述第四級CMOS驅(qū)動(dòng)單元的輸出端OUT4連接；

本發(fā)明如圖4所示的CMOS邏輯電路在工作時(shí)，

當(dāng)IN1接入低電平時(shí)，OUT1和OUT3輸出高電平，從而F1輸出低電平，使得MCp1和MCp3都導(dǎo)通，從而控制OUT1和OUT3都接入VGH，從而提高驅(qū)動(dòng)能力；

當(dāng)IN1接入高電平時(shí)，OUT2和OUT4輸出高電平，從而F2輸出低電平，使得MCp2和MCp4都導(dǎo)通，從而控制OUT2和OUT4都接入VGH，從而提高驅(qū)動(dòng)能力。

在實(shí)際操作時(shí)，本發(fā)明所述的CMOS邏輯電路一般包括4-6級CMOS驅(qū)動(dòng)單元，從第一級CMOS驅(qū)動(dòng)單元到最后兩級CMOS驅(qū)動(dòng)單元之間延遲較小，因此所述輸出電壓補(bǔ)償單元電路包括輸入端與倒數(shù)第二級CMOS驅(qū)動(dòng)單元的輸出端連接的第一反相器、輸入端與最后一級CMOS驅(qū)動(dòng)單元的輸出端連接的第二反相器以及與每一級CMOS驅(qū)動(dòng)單元對應(yīng)的補(bǔ)償晶體管即可。

在具體實(shí)施時(shí)，多級CMOS驅(qū)動(dòng)單元也可以并聯(lián)，也即各級CMOS驅(qū)動(dòng)單元的輸入端相互連接，使得各級CMOS驅(qū)動(dòng)單元輸出端輸出的信號(hào)同步，然后通過輸出電壓補(bǔ)償單元電路來保證所述各級CMOS驅(qū)動(dòng)單元的驅(qū)動(dòng)能力。

本發(fā)明實(shí)施例所述的柵極驅(qū)動(dòng)電路，包括上述的CMOS邏輯單元，或者，包括上述的CMOS邏輯電路。

本發(fā)明實(shí)施例所述的顯示裝置包括上述的柵極驅(qū)動(dòng)電路。

以上所述是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進(jìn)和潤飾，這些改進(jìn)和潤飾也應(yīng)視為本發(fā)明的保護(hù)范圍。