本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤指一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示裝置。

背景技術(shù)：

在平板顯示面板中，通常通過柵極驅(qū)動(dòng)電路向像素區(qū)域的各個(gè)薄膜晶體管(TFT，Thin Film Transistor)的柵極提供柵極開啟信號(hào)。柵極驅(qū)動(dòng)電路可以通過陣列工藝形成在平板顯示面板的陣列基板上，即陣列基板行驅(qū)動(dòng)(Gate Driver on Array，GOA)工藝，這種集成工藝不僅節(jié)省了成本，而且可以做到平板顯示面板(Panel)兩邊對(duì)稱的美觀設(shè)計(jì)，同時(shí)，也省去了柵極集成電路(IC，Integrated Circuit)的綁定(Bonding)區(qū)域以及扇出(Fan-out)的布線空間，從而可以實(shí)現(xiàn)窄邊框的設(shè)計(jì)。

柵極驅(qū)動(dòng)電路是由多個(gè)級(jí)聯(lián)的移位寄存器級(jí)聯(lián)組成，各級(jí)移位寄存器用于向與該級(jí)移位寄存器的信號(hào)輸出端相連的柵線提供柵極開啟信號(hào)以開啟對(duì)應(yīng)行的像素區(qū)域的TFT。其中，除第一級(jí)移位寄存器之外，其余各級(jí)移位寄存器的輸入信號(hào)端分別與上一級(jí)移位寄存器的信號(hào)輸出端相連。其中各級(jí)移位寄存器中均包括控制信號(hào)輸出端輸出柵極開啟信號(hào)的上拉節(jié)點(diǎn)，并在上拉節(jié)點(diǎn)的電位被進(jìn)一步拉高時(shí)，信號(hào)輸出端輸出柵極開啟信號(hào)。

目前，在觸控與顯示分時(shí)驅(qū)動(dòng)的觸控顯示面板中，即在顯示一幀畫面的時(shí)間內(nèi)插入多個(gè)觸控時(shí)間段，并且一般各觸控時(shí)間段需要有一定時(shí)長(zhǎng)的時(shí)間間隔，假設(shè)在第n級(jí)移位寄存器的信號(hào)輸出端輸出柵極開啟信號(hào)完成后進(jìn)入觸控時(shí)間段，此時(shí)第n+1級(jí)移位寄存器中的上拉節(jié)點(diǎn)的電位已經(jīng)變?yōu)楦唠娢?，由于觸控時(shí)間段間隔的時(shí)間較長(zhǎng)，在此期間第n+1級(jí)移位寄存器中的上拉節(jié)點(diǎn)會(huì)經(jīng)過與其連接的TFT而出現(xiàn)漏電情況，從而使該上拉節(jié)點(diǎn)的電位降低，當(dāng)該觸控時(shí)間段結(jié)束后，第n+1級(jí)移位寄存器開始工作，由于其上拉節(jié)點(diǎn)的電位衰減，會(huì)造成該移位寄存器的信號(hào)輸出端輸出的柵極開啟信號(hào)產(chǎn)生衰減，甚至可能導(dǎo)致無法開啟像素區(qū)域的TFT，進(jìn)而造成觸控顯示面板顯示出現(xiàn)異常。

技術(shù)實(shí)現(xiàn)要素：

有鑒于此，本發(fā)明實(shí)施例提供一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示裝置，用以解決現(xiàn)有柵極驅(qū)動(dòng)電路中由于部分相鄰的兩級(jí)移位寄存器輸出的柵極開啟信號(hào)之間插入的觸控階段的時(shí)間間隔較大，導(dǎo)致后一級(jí)移位寄存器的上拉節(jié)點(diǎn)的電位發(fā)生衰減的問題。

本發(fā)明實(shí)施例提供的一種移位寄存器，包括：第一輸入模塊、第二輸入模塊、輸出模塊、節(jié)點(diǎn)控制模塊、電位保持模塊和輸出放燥模塊；其中，

所述第一輸入模塊用于在輸入信號(hào)端的控制下將第一參考信號(hào)端的信號(hào)提供給第一節(jié)點(diǎn)；

所述第二輸入模塊用于在復(fù)位信號(hào)端的控制下將第二參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述輸出模塊用于在所述第一節(jié)點(diǎn)的控制下將第一時(shí)鐘信號(hào)端的第一時(shí)鐘信號(hào)提供給移位寄存器的信號(hào)輸出端；在所述第二節(jié)點(diǎn)的控制下將第三參考信號(hào)端的信號(hào)提供給所述給所述信號(hào)輸出端；

所述電位保持模塊用于在所述第一節(jié)點(diǎn)和觸控控制端的共同控制下將所述觸控控制端的信號(hào)提供給所述第一節(jié)點(diǎn)；

所述輸出放噪模塊用于在所述觸控控制端的控制下將所述第三參考信號(hào)端的信號(hào)提供給所述信號(hào)輸出端；

所述節(jié)點(diǎn)控制模塊用于在所述第一節(jié)點(diǎn)的控制下將所述第三參考信號(hào)端的信號(hào)提供給所述第二節(jié)點(diǎn)；在第二時(shí)鐘信號(hào)端的控制下，將所述第二時(shí)鐘信號(hào)端的第二時(shí)鐘信號(hào)提供給所述第二節(jié)點(diǎn)；在所述第二節(jié)點(diǎn)處于浮接狀態(tài)時(shí)，保持所述第二節(jié)點(diǎn)與所述所述第一時(shí)鐘信號(hào)端的電位差穩(wěn)定；

所述第一時(shí)鐘信號(hào)與所述第二時(shí)鐘信號(hào)相位相反。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所述第一輸入模塊包括：第一晶體管；其中，

所述第一晶體管的柵極與所述輸入信號(hào)端相連，所述第一晶體管的第一極與所述第一參考信號(hào)端相連，所述第一晶體管的第二極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所述第二輸入模塊包括：第二晶體管；其中，

所述第二晶體管的柵極與所述復(fù)位信號(hào)端相連，所述第二晶體管的第一極與所述第二參考信號(hào)端相連，所述第二晶體管的第二極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所述輸出模塊包括：第三晶體管、第四晶體管和第一電容；其中，

所述第三晶體管的柵極與所述第一節(jié)點(diǎn)相連，所述第三晶體管的第一極與所述第一時(shí)鐘信號(hào)端相連，所述第三晶體管的第二極與所述信號(hào)輸出端相連；

所述第四晶體管的柵極與所述第二節(jié)點(diǎn)相連，所述第四晶體管的第一極與所述第三參考信號(hào)端相連，所述第四晶體管的第二極與所述信號(hào)輸出端相連；

所述第一電容連接于所述第一節(jié)點(diǎn)與所述信號(hào)輸出端之間。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所述節(jié)點(diǎn)控制模塊包括：第五晶體管、第六晶體管和第二電容；其中，

所述第五晶體管的柵極與所述第一節(jié)點(diǎn)相連，所述第五晶體管的第一極與所述第三參考信號(hào)端相連，所述第五晶體管的第二極與所述第二節(jié)點(diǎn)相連；

所述第六晶體管的柵極和第一極均與所述第二時(shí)鐘信號(hào)端相連，所述第六晶體管的第二極與所述第二節(jié)點(diǎn)相連；

所述第二電容連接于所述第二節(jié)點(diǎn)與所述第一時(shí)鐘信號(hào)端之間。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所述電位保持模塊包括：第七晶體管和第八晶體管；其中，

所述第七晶體管的柵極與所述第一節(jié)點(diǎn)相連，所述第七晶體管的第一極與所述觸控控制端相連，所述第七晶體管的第二極與所述第八晶體管的柵極相連，所述第八晶體管的第一極與所述觸控控制端相連，所述第八晶體管的第二極與所述第一節(jié)點(diǎn)相連；或者

所述第七晶體管的柵極和第一極與所述第一節(jié)點(diǎn)相連，所述第七晶體管的第二極與所述第八晶體管的第一極相連，所述第八晶體管的柵極和第二極與所述觸控控制端相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所述輸出放燥模塊包括第九晶體管；其中，

所述第九晶體管的柵極與所述觸控控制端相連，所述第九晶體管的第一極與所述第三參考信號(hào)端相連，所述第九晶體管的第二極與所述信號(hào)輸出端相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

還包括：節(jié)點(diǎn)放噪模塊；其中，

所述節(jié)點(diǎn)放噪模塊用于在所述第二節(jié)點(diǎn)的控制下將所述第三參考信號(hào)端的信號(hào)提供給所述第一節(jié)點(diǎn)。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所述節(jié)點(diǎn)放噪模塊包括：第十晶體管；其中，

所述第十晶體管的柵極與所述第二節(jié)點(diǎn)相連，所述第十晶體管的第一極與所述第三參考信號(hào)端相連，所述第十晶體管的第二極與所述第一節(jié)點(diǎn)相連。

在一種可能的實(shí)施方式中，在本發(fā)明實(shí)施例提供的上述移位寄存器中，

所有晶體管均為N型晶體管或均為P型晶體管。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述移位寄存器；其中，

除第一級(jí)移位寄存器之外，其余每一級(jí)移位寄存器的信號(hào)輸出端分別與其相鄰的上一級(jí)移位寄存器的復(fù)位信號(hào)端相連；

除最后一級(jí)移位寄存器之外，其余每一級(jí)移位寄存器的信號(hào)輸出端分別與其相鄰的下一級(jí)移位寄存器的輸入信號(hào)端相連。

相應(yīng)地，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供上述任一種柵極驅(qū)動(dòng)電路。

本發(fā)明有益效果如下：

本發(fā)明實(shí)施例提供的上述移位寄存器、柵極驅(qū)動(dòng)電路及顯示裝置，其中移位寄存器中包括第一輸入模塊、第二輸入模塊、輸出模塊、節(jié)點(diǎn)控制模塊、電位保持模塊和輸出放噪模塊；其中，第一輸入模塊和第二輸入模塊用于實(shí)現(xiàn)對(duì)第一節(jié)點(diǎn)的輸入和復(fù)位，節(jié)點(diǎn)控制模塊對(duì)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位進(jìn)行控制，輸出模塊在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的控制下控制信號(hào)輸出端的信號(hào)，從而可以實(shí)現(xiàn)移位寄存器的基本功能，但是由于還設(shè)置有電位保持模塊和輸出放噪模塊，利用電位保持模塊在觸控時(shí)間段時(shí)對(duì)第一節(jié)點(diǎn)進(jìn)行持續(xù)充電，從而可以保持第一節(jié)點(diǎn)的電位不會(huì)隨時(shí)間衰減，而輸出放噪模塊可以在觸控時(shí)間段對(duì)信號(hào)輸出端進(jìn)行放噪，從而可以避免信號(hào)輸出端的信號(hào)對(duì)觸控信號(hào)造成干擾。

附圖說明

圖1為本發(fā)明實(shí)施例提供的一種移位寄存器的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之一；

圖3為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之二；

圖4為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之三；

圖5為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之四；

圖6為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之五；

圖7為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之六；

圖8為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之七；

圖9為本發(fā)明實(shí)施例提供的移位寄存器的具體結(jié)構(gòu)示意圖之八；

圖10為圖6和圖8所示的移位寄存器對(duì)應(yīng)的一種輸入輸出時(shí)序圖；

圖11為圖6和圖8所示的移位寄存器對(duì)應(yīng)的另一種輸入輸出時(shí)序圖；

圖12為圖7和圖9所示的移位寄存器對(duì)應(yīng)的一種輸入輸出時(shí)序圖；

圖13為圖7和圖9所示的移位寄存器對(duì)應(yīng)的另一種輸入輸出時(shí)序圖；

圖14為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。

具體實(shí)施方式

下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的移位寄存器、其驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路及顯示裝置的具體實(shí)施方式進(jìn)行詳細(xì)的說明。

本發(fā)明實(shí)施例提供的一種移位寄存器，如圖1所示，包括：第一輸入模塊01、第二輸入模塊02、輸出模塊03、節(jié)點(diǎn)控制模塊04、電位保持模塊05和輸出放噪模塊06；其中，

第一輸入模塊01用于在輸入信號(hào)端input的控制下將第一參考信號(hào)端Vref1的信號(hào)提供給第一節(jié)點(diǎn)PU；

第二輸入模塊02用于在復(fù)位信號(hào)端reset的控制下將第二參考信號(hào)端Vref2的信號(hào)提供給第一節(jié)點(diǎn)PU；

輸出模塊03用于在第一節(jié)點(diǎn)PU的控制下將第一時(shí)鐘信號(hào)端clk的第一時(shí)鐘信號(hào)提供給移位寄存器的信號(hào)輸出端output；在第二節(jié)點(diǎn)PD的控制下將第三參考信號(hào)端Verf3的信號(hào)提供給給移位寄存器的信號(hào)輸出端output；

電位保持模塊05用于在第一節(jié)點(diǎn)PU和觸控控制端SW的共同控制下將觸控控制端SW的信號(hào)提供給第一節(jié)點(diǎn)PU；

輸出放噪模塊06用于在觸控控制端SW的控制下將第三參考信號(hào)端Vref3的信號(hào)提供給信號(hào)輸出端output；

節(jié)點(diǎn)控制模塊04用于在第一節(jié)點(diǎn)PU的控制下將第三參考信號(hào)端Verf3的信號(hào)提供給第二節(jié)點(diǎn)PD；在第二時(shí)鐘信號(hào)端clkb的控制下，將第二時(shí)鐘信號(hào)端clkb的第二時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)PD；在第二節(jié)點(diǎn)PD處于浮接狀態(tài)時(shí)，保持第二節(jié)點(diǎn)PD與第一時(shí)鐘信號(hào)端clk的電位差穩(wěn)定；

第一時(shí)鐘信號(hào)與第二時(shí)鐘信號(hào)相位相反。

本發(fā)明實(shí)施例提供的上述移位寄存器，包括第一輸入模塊、第二輸入模塊、輸出模塊、節(jié)點(diǎn)控制模塊、電位保持模塊和輸出放噪模塊；其中，第一輸入模塊和第二輸入模塊用于實(shí)現(xiàn)對(duì)第一節(jié)點(diǎn)的輸入和復(fù)位，節(jié)點(diǎn)控制模塊對(duì)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位進(jìn)行控制，輸出模塊在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的控制下控制信號(hào)輸出端的信號(hào)，從而可以實(shí)現(xiàn)移位寄存器的基本功能，但是由于還設(shè)置有電位保持模塊和輸出放噪模塊，利用電位保持模塊在觸控時(shí)間段時(shí)對(duì)第一節(jié)點(diǎn)進(jìn)行持續(xù)充電，從而可以保持第一節(jié)點(diǎn)的電位不會(huì)隨時(shí)間衰減，而輸出放噪模塊可以在觸控時(shí)間段對(duì)信號(hào)輸出端進(jìn)行放噪，從而可以避免信號(hào)輸出端的信號(hào)對(duì)觸控信號(hào)造成干擾。

并且，在本發(fā)明實(shí)施例提供的上述移位寄存器中，由于第一輸入模塊與第二輸入模塊是對(duì)稱設(shè)計(jì)，因此該移位寄存器還能實(shí)現(xiàn)雙向掃描的功能。

在具體實(shí)施時(shí)，本發(fā)明實(shí)施例提供的上述移位寄存器中，由于電位保持模塊可以在觸控控制端和第一節(jié)點(diǎn)的控制下將觸控控制端的信號(hào)提供給第一節(jié)點(diǎn)，對(duì)第一節(jié)點(diǎn)進(jìn)行充電，從而可以保持第一節(jié)點(diǎn)的電位不會(huì)衰減，因此可以適用于Full in cell觸摸屏的H-Blank模式(即在顯示時(shí)間段中插入觸控時(shí)間段)，并且，由于輸出放噪模塊可以在觸控控制端的控制下將第三參考信號(hào)端的信號(hào)提供給信號(hào)輸出端，因此可以避免信號(hào)輸出端信號(hào)對(duì)觸控信號(hào)的干擾。

當(dāng)然，本發(fā)明實(shí)施例提供的上述移位寄存器也適用于Full in cell觸摸屏的V-Blank模式(即在兩幀顯示時(shí)間段之間插入觸控時(shí)間段)，這種情況下，在上一幀結(jié)束下一幀開始之前輸出放噪模塊在觸控控制端的控制下將第三參考信號(hào)端的信號(hào)提供給信號(hào)輸出端，從而對(duì)信號(hào)輸出端進(jìn)行放噪，并且由于電位保持模塊需要第一節(jié)點(diǎn)和觸控控制端共同控制，因此，在該模式中的觸控時(shí)間段中，電位保持模塊不會(huì)對(duì)第一節(jié)點(diǎn)造成影響。

當(dāng)然，本發(fā)明實(shí)施例提供的上述移位寄存器，也適用于傳統(tǒng)的柵極驅(qū)動(dòng)模式(即僅由顯示時(shí)間段，沒有觸控時(shí)間段)，這種情況下，電位保持模塊和輸出放噪模塊均不工作。

下面結(jié)合具體實(shí)施例，對(duì)本發(fā)明進(jìn)行詳細(xì)說明。需要說明的是，本實(shí)施例是為了更好的解釋本發(fā)明，但不限制本發(fā)明。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2至圖5所示，第一輸入模塊01包括：第一晶體管M1；其中，

第一晶體管M1的柵極與輸入信號(hào)端input相連，第一晶體管M1的第一極與第一參考信號(hào)端Vref1相連，第一晶體管M1的第二極與第一節(jié)點(diǎn)PU相連。

以上僅是舉例說明移位寄存器中第一輸入模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第一輸入模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2至圖5所示，第二輸入模塊02包括：第二晶體管M2；其中，

第二晶體管M2的柵極與復(fù)位信號(hào)端reset相連，第二晶體管M2的第一極與第二參考信號(hào)端Vref2相連，第二晶體管M2的第二極與第一節(jié)點(diǎn)PU相連。

以上僅是舉例說明移位寄存器中第二輸入模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，第二輸入模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2至圖5所示，輸出模塊03包括：第三晶體管M3、第四晶體管M4和第一電容C1；其中，

第三晶體管M3的柵極與第一節(jié)點(diǎn)PU相連，第三晶體管M3的第一極與第一時(shí)鐘信號(hào)端clk相連，第三晶體管M3的第二極與信號(hào)輸出端output相連；

第四晶體管M4的柵極與第二節(jié)點(diǎn)PD相連，第四晶體管M4的第一極與第三參考信號(hào)端Vref3相連，第四晶體管M4的第二極與信號(hào)輸出端output相連；

第一電容C1連接于第一節(jié)點(diǎn)PU與信號(hào)輸出端output之間。

以上僅是舉例說明移位寄存器中輸出模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，輸出模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2至圖5所示，節(jié)點(diǎn)控制模塊04包括：第五晶體管M5、第六晶體管M6和第二電容C2；其中，

第五晶體管M5的柵極與第一節(jié)點(diǎn)PU相連，第五晶體管M5的第一極與第三參考信號(hào)端Vref3相連，第五晶體管M5的第二極與第二節(jié)點(diǎn)PD相連；

第六晶體管M6的柵極和第一極均與第二時(shí)鐘信號(hào)端clkb相連，第六晶體管M6的第二極與第二節(jié)點(diǎn)PD相連；

第二電容C2連接于第二節(jié)點(diǎn)PD與第一時(shí)鐘信號(hào)端clk之間。

以上僅是舉例說明移位寄存器中節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，節(jié)點(diǎn)控制模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2至圖5所示，電位保持模塊05包括：第七晶體管M7和第八晶體管M8；其中，

如圖2和圖3所示，第七晶體管M7的柵極與第一節(jié)點(diǎn)PU相連，第七晶體管M7的第一極與觸控控制端SW相連，第七晶體管M7的第二極與第八晶體管M8的柵極相連，第八晶體管M8的第一極與觸控控制端SW相連，第八晶體管M8的第二極與第一節(jié)點(diǎn)PU相連；

或者，如圖4和圖5所示，第七晶體管M7的柵極和第一極與第一節(jié)點(diǎn)PU相連，第七晶體管M7的第二極與第八晶體管M8的第一極相連，第八晶體管M8的柵極和第二極與觸控控制端SW相連。

在具體實(shí)施時(shí)，由于電位保持模塊是在第一節(jié)點(diǎn)和觸控控制端的共同控制下才會(huì)對(duì)第一節(jié)點(diǎn)進(jìn)行充電，因此僅第一節(jié)點(diǎn)已經(jīng)被充電的移位寄存器中的電位保持模塊才能對(duì)第一節(jié)點(diǎn)繼續(xù)充電，從而實(shí)現(xiàn)當(dāng)該移位寄存器輸入信號(hào)端輸入輸入信號(hào)后插入觸控時(shí)間段，在觸控時(shí)間段之仍能保持第一節(jié)點(diǎn)的電位。

在具體實(shí)施時(shí)，第七晶體管M7和第八晶體管M8為圖2和圖3所示的連接方式時(shí)，可減小觸控控制端SW端的耦合作用對(duì)其它行移位寄存器中第一節(jié)點(diǎn)PU的電壓的影響。第七晶體管M7和第八晶體管M8為圖4和圖5所示的連接方式時(shí)，對(duì)本行移位寄存器中第一節(jié)點(diǎn)PU的補(bǔ)償充電效果更佳。

以上僅是舉例說明移位寄存器中電位保持模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，電位保持模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖2至圖5所示，輸出放燥模塊06包括第九晶體管M9；其中，

第九晶體管M9的柵極與觸控控制端SW相連，第九晶體管M9的第一極與第三參考信號(hào)端Vref3相連，第九晶體管M9的第二極與信號(hào)輸出端output相連。

以上僅是舉例說明移位寄存器中輸出放燥模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，輸出放燥模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖6至圖9所示，還包括：節(jié)點(diǎn)放噪模塊07；其中，

節(jié)點(diǎn)放噪模塊07用于在第二節(jié)點(diǎn)PD的控制下將第三參考信號(hào)端Vref3的信號(hào)提供給第一節(jié)點(diǎn)PU。這樣當(dāng)信號(hào)輸出端output輸出柵極開啟信號(hào)之后保證第一節(jié)點(diǎn)PU的電位能夠充分的放噪，從而保證輸出的穩(wěn)定性。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，如圖6至圖9所示，節(jié)點(diǎn)放噪模塊07包括：第十晶體管M10；其中，

第十晶體管M10的柵極與第二節(jié)點(diǎn)PD相連，第十晶體管M10的第一極與第三參考信號(hào)端Vref3相連，第十晶體管M10的第二極與第一節(jié)點(diǎn)PU相連。

以上僅是舉例說明移位寄存器中節(jié)點(diǎn)放噪模塊的具體結(jié)構(gòu)，在具體實(shí)施時(shí)，節(jié)點(diǎn)放噪模塊的具體結(jié)構(gòu)不限于本發(fā)明實(shí)施例提供的上述結(jié)構(gòu)，還可以是本領(lǐng)域技術(shù)人員可知的其他結(jié)構(gòu)，在此不做限定。

較佳地，在本發(fā)明實(shí)施例提供的上述移位寄存器中，為了簡(jiǎn)化制作工藝，晶體管一般均采用相同材質(zhì)的晶體管，因此，所有晶體管均為N型晶體管或均為P型晶體管。在具體實(shí)施時(shí)，當(dāng)需要的柵極開啟信號(hào)的電位為高電位時(shí)，所有晶體管均為N型晶體管；當(dāng)需要的柵極開啟信號(hào)的電位為低電位時(shí)，所有晶體管均為P型晶體管。

進(jìn)一步的，在具體實(shí)施時(shí)，N型晶體管在高電位作用下導(dǎo)通，在低電位作用下截止；P型晶體管在高電位作用下截止，在低電位作用下導(dǎo)通。

需要說明的是本發(fā)明上述實(shí)施例中提到的晶體管均為金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管(MOS，Metal Oxide Scmiconductor)。在具體實(shí)施中，這些晶體管的第一極為源極，第二極為漏極，或者第一極為漏極，第二極為源極，在此不做具體區(qū)分。

進(jìn)一步地，由于在本發(fā)明實(shí)施例提供的上述移位寄存器中，第一輸入模塊與第二輸入模塊為對(duì)稱設(shè)計(jì)，可以實(shí)現(xiàn)功能互換，因此本發(fā)明實(shí)施例提供的上述移位寄存器可以實(shí)現(xiàn)雙向掃描。在正向掃描時(shí)，輸入信號(hào)端接收輸入信號(hào)，復(fù)位信號(hào)端接收復(fù)位信號(hào)，將第一輸入模塊作為輸入的功能，第二輸入模塊作為復(fù)位的功能。在反向掃描時(shí)，輸入信號(hào)端接收復(fù)位信號(hào)，復(fù)位信號(hào)端接收輸入信號(hào)，將第二輸入模塊作為輸入的功能，第一輸入模塊作為復(fù)位的功能。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)需要的柵極開啟信號(hào)的電位為高電位時(shí)，在顯示時(shí)間段觸控控制端的電位為低電位，在觸控時(shí)間段觸控控制端的電位為高電位。其中，在正向掃描時(shí)，第一參考信號(hào)端的電位為高電位，第二參考信號(hào)端和第三參考信號(hào)端的電位均為低電位；在反向掃描時(shí)，第二參考信號(hào)端的電位為高電位，第一參考信號(hào)端和第三參考信號(hào)端的電位均為低電位。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述移位寄存器中，當(dāng)需要的柵極開啟信號(hào)的電位為低電位時(shí)，在顯示時(shí)間段觸控控制端的電位為高電位，在觸控時(shí)間段觸控控制端的電位為低電位。其中，在正向掃描時(shí)，第一參考信號(hào)端的電位為低電位，第二參考信號(hào)端和第三參考信號(hào)端的電位均為高電位；在反向掃描時(shí)，第二參考信號(hào)端的電位為低電位，第一參考信號(hào)端和第三參考信號(hào)端的電位均為高電位。

下面分別結(jié)合電路時(shí)序圖，以正向掃描為例對(duì)本發(fā)明實(shí)施例提供的上述移位寄存器的工作過程作以描述。下述描述中以1表示高電位信號(hào)，0表示低電位信號(hào)。

實(shí)施例一、

以圖6和圖8所示的移位寄存器為例，其中圖6和圖8所示的移位寄存器中晶體管均為N型晶體管，第一參考信號(hào)端為高單位，第二參考信號(hào)端和第三參考信號(hào)端均為低電位，觸控控制端在顯示時(shí)間段為低電位，在觸控時(shí)間段為高電位。對(duì)應(yīng)的一種輸入輸出時(shí)序圖如圖10所示。

在TI階段，input＝1，reset＝0，clk＝0，clkb＝1。

輸入信號(hào)端input的信號(hào)使第一晶體管M1導(dǎo)通，第一參考信號(hào)端Vref1的信號(hào)通過第一晶體管M1使第一節(jié)點(diǎn)PU的電位拉高；第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第二時(shí)鐘信號(hào)端clkb控制第六晶體管M6導(dǎo)通，為了使該階段第二節(jié)點(diǎn)PD的電位為低電位，第五晶體管M5的尺寸設(shè)計(jì)的一般大于的大于第六晶體管M6的尺寸，尺寸比一般為5:1，從而第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉低。這樣高電位的第一節(jié)點(diǎn)PU使第三晶體管M3導(dǎo)通，信號(hào)輸出端output為低電位；并且低電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T2階段，input＝0，reset＝0，clk＝1，clkb＝0。

第一節(jié)點(diǎn)PU處于浮接狀態(tài)，第一節(jié)點(diǎn)PU電位仍為高電位，第三晶體管M3仍然導(dǎo)通，但是第一時(shí)鐘信號(hào)端clk的電位由低電位變?yōu)楦唠娢?，由于第一電容C1的自舉效應(yīng)，第一節(jié)點(diǎn)PU的電位被進(jìn)一步拉高，同時(shí)第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉低。這樣第一時(shí)鐘信號(hào)端clk的信號(hào)通過第三晶體管M3使信號(hào)輸出端output為高電位；并且低電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T3階段，input＝0，reset＝1，clk＝0，clkb＝1。

復(fù)位信號(hào)端reset的信號(hào)使第二晶體管M2導(dǎo)通，第二參考信號(hào)端Vref2的信號(hào)通過第二晶體管M2拉低第一節(jié)點(diǎn)PU的電位，第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉高第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為低電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉低第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T4階段，input＝0，reset＝0，clk＝1，clkb＝0。

第二節(jié)點(diǎn)PD處于浮接狀態(tài)，由于第一時(shí)鐘信號(hào)端clk由低電位變?yōu)楦唠娢?，由于第二電容C2的自舉效應(yīng)，第二節(jié)點(diǎn)PD的電位被進(jìn)一步拉高，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為低電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉低第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T5階段，input＝0，reset＝0，clk＝0，clkb＝1。

第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉高第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為低電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉低第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

之后，一直持續(xù)T4階段和T5階段至一幀結(jié)束。該實(shí)施例一適合傳統(tǒng)的GOA模式。當(dāng)然也適合Full in cell的V-Blank模式。但是在V-Blank模式中，當(dāng)一幀結(jié)束后，在下一幀開始之前，需要插入一個(gè)觸控時(shí)間段。在觸控時(shí)間段，觸控控制端變?yōu)楦唠娢?，觸控控制端使第九晶體管導(dǎo)通，第三參考信號(hào)端的信號(hào)通過第九晶體管對(duì)信號(hào)輸出端進(jìn)行放噪。

實(shí)施例二、

以圖6和圖8所示的移位寄存器為例，對(duì)應(yīng)的另一種輸入輸出時(shí)序圖如圖11所示。

在TI階段，input＝1，reset＝0，clk＝0，clkb＝1，SW＝0。

輸入信號(hào)端input的信號(hào)使第一晶體管M1導(dǎo)通，第一參考信號(hào)端Vref1的信號(hào)通過第一晶體管M1使第一節(jié)點(diǎn)PU的電位拉高；第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第二時(shí)鐘信號(hào)端clkb控制第六晶體管M6導(dǎo)通，為了使該階段第二節(jié)點(diǎn)PD的電位為低電位，第五晶體管M5的尺寸設(shè)計(jì)的一般大于的大于第六晶體管M6的尺寸，尺寸比一般為5:1，從而第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉低。這樣高電位的第一節(jié)點(diǎn)PU使第三晶體管M3導(dǎo)通，信號(hào)輸出端output為低電位；并且低電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T2階段，input＝0，reset＝0，clk＝1或0，clkb＝0或1，SW＝1。

在前半個(gè)時(shí)鐘周期內(nèi)，第一節(jié)點(diǎn)PU處于浮接狀態(tài)，第一節(jié)點(diǎn)PU電位仍為高電位，第三晶體管M3仍然導(dǎo)通，但是第一時(shí)鐘信號(hào)端clk的電位由低電位變?yōu)楦唠娢?，由于第一電容C1的自舉效應(yīng)，第一節(jié)點(diǎn)PU的電位被進(jìn)一步拉高，同時(shí)第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉低。同時(shí)第八晶體管M8導(dǎo)通，觸控控制端SW的信號(hào)對(duì)第一節(jié)點(diǎn)PU進(jìn)行充電。并且觸控控制端SW控制第九晶體管導(dǎo)通，第三參考信號(hào)端Vref3通過第九晶體管M9對(duì)信號(hào)輸出端output進(jìn)行放噪。

之后，不管第一時(shí)鐘信號(hào)端clk和第二時(shí)鐘信號(hào)端clkb的電位如何變化，觸控控制端SW的信號(hào)始終對(duì)第一節(jié)點(diǎn)PU進(jìn)行充電，避免第一節(jié)點(diǎn)PU電位的衰減，第三參考信號(hào)端Vref3通過第九晶體管M9對(duì)信號(hào)輸出端output進(jìn)行放噪，保證信號(hào)輸出端output為低電位，避免了對(duì)觸控信號(hào)的干擾。

在T3階段，input＝0，reset＝0，clk＝1，clkb＝0，SW＝0。

第一節(jié)點(diǎn)PU處于浮接狀態(tài)，第一節(jié)點(diǎn)PU電位仍為高電位，第三晶體管M3仍然導(dǎo)通，但是第一時(shí)鐘信號(hào)端clk的電位由低電位變?yōu)楦唠娢?，由于第一電容C1的自舉效應(yīng)，第一節(jié)點(diǎn)PU的電位被進(jìn)一步拉高，同時(shí)第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉低。這樣第一時(shí)鐘信號(hào)端clk的信號(hào)通過第三晶體管M3使信號(hào)輸出端output為高電位；并且低電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T4階段，input＝0，reset＝1，clk＝0，clkb＝1，SW＝1。

復(fù)位信號(hào)端reset的信號(hào)使第二晶體管M2導(dǎo)通，第二參考信號(hào)端Vref2的信號(hào)通過第二晶體管M2拉低第一節(jié)點(diǎn)PU的電位，第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉高第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為低電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉低第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T5階段，input＝0，reset＝0，clk＝1，clkb＝0，SW＝1。

第二節(jié)點(diǎn)PD處于浮接狀態(tài)，由于第一時(shí)鐘信號(hào)端clk由低電位變?yōu)楦唠娢?，由于第二電容C2的自舉效應(yīng)，第二節(jié)點(diǎn)PD的電位被進(jìn)一步拉高，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為低電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉低第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T6階段，input＝0，reset＝0，clk＝0，clkb＝1，SW＝1。

第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉高第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為低電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉低第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

該實(shí)施例二適合Full in cell的H-Blank模式。

實(shí)施例三、

以圖7和圖9所示的移位寄存器為例，其中圖7和圖9所示的移位寄存器中晶體管均為P型晶體管，第一參考信號(hào)端為低單位，第二參考信號(hào)端和第三參考信號(hào)端均為高電位，觸控控制端在顯示時(shí)間段為高電位，在觸控時(shí)間段為低電位。對(duì)應(yīng)的一種輸入輸出時(shí)序圖如圖12所示。

在TI階段，input＝0，reset＝1，clk＝1，clkb＝0。

輸入信號(hào)端input的信號(hào)使第一晶體管M1導(dǎo)通，第一參考信號(hào)端Vref1的信號(hào)通過第一晶體管M1使第一節(jié)點(diǎn)PU的電位拉低；第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第二時(shí)鐘信號(hào)端clkb控制第六晶體管M6導(dǎo)通，為了使該階段第二節(jié)點(diǎn)PD的電位為高電位，第五晶體管M5的尺寸設(shè)計(jì)的一般大于的大于第六晶體管M6的尺寸，尺寸比一般為5:1，從而第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉高。這樣低電位的第一節(jié)點(diǎn)PU使第三晶體管M3導(dǎo)通，信號(hào)輸出端output為高電位；并且高電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T2階段，input＝1，reset＝1，clk＝0，clkb＝1。

第一節(jié)點(diǎn)PU處于浮接狀態(tài)，第一節(jié)點(diǎn)PU電位仍為低電位，第三晶體管M3仍然導(dǎo)通，但是第一時(shí)鐘信號(hào)端clk的電位由高電位變?yōu)榈碗娢?，由于第一電容C1的自舉效應(yīng)，第一節(jié)點(diǎn)PU的電位被進(jìn)一步拉低，同時(shí)第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉高。這樣第一時(shí)鐘信號(hào)端clk的信號(hào)通過第三晶體管M3使信號(hào)輸出端output為低電位；并且高電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T3階段，input＝1，reset＝0，clk＝1，clkb＝0。

復(fù)位信號(hào)端reset的信號(hào)使第二晶體管M2導(dǎo)通，第二參考信號(hào)端Vref2的信號(hào)通過第二晶體管M2拉高第一節(jié)點(diǎn)PU的電位，第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉低第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為高電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉高第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T4階段，input＝1，reset＝1，clk＝0，clkb＝1。

第二節(jié)點(diǎn)PD處于浮接狀態(tài)，由于第一時(shí)鐘信號(hào)端clk由高電位變?yōu)榈碗娢唬捎诘诙娙軨2的自舉效應(yīng)，第二節(jié)點(diǎn)PD的電位被進(jìn)一步拉低，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為高電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉高第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T5階段，input＝1，reset＝1，clk＝1，clkb＝0。

第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉低第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為高電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉高第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

之后，一直持續(xù)T4階段和T5階段至一幀結(jié)束。該實(shí)施例一適合傳統(tǒng)的GOA模式。當(dāng)然也適合Full in cell的V-Blank模式。但是在V-Blank模式中，當(dāng)一幀結(jié)束后，在下一幀開始之前，需要插入一個(gè)觸控時(shí)間段。在觸控時(shí)間段，觸控控制端變?yōu)榈碗娢?，觸控控制端使第九晶體管導(dǎo)通，第三參考信號(hào)端的信號(hào)通過第九晶體管對(duì)信號(hào)輸出端進(jìn)行放噪。

實(shí)施例四、

以圖7和圖9所示的移位寄存器為例，對(duì)應(yīng)的另一種輸入輸出時(shí)序圖如圖13所示。

在TI階段，input＝0，reset＝1，clk＝1，clkb＝0，SW＝1。

輸入信號(hào)端input的信號(hào)使第一晶體管M1導(dǎo)通，第一參考信號(hào)端Vref1的信號(hào)通過第一晶體管M1使第一節(jié)點(diǎn)PU的電位拉低；第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第二時(shí)鐘信號(hào)端clkb控制第六晶體管M6導(dǎo)通，為了使該階段第二節(jié)點(diǎn)PD的電位為高電位，第五晶體管M5的尺寸設(shè)計(jì)的一般大于的大于第六晶體管M6的尺寸，尺寸比一般為5:1，從而第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉高。這樣低電位的第一節(jié)點(diǎn)PU使第三晶體管M3導(dǎo)通，信號(hào)輸出端output為高電位；并且高電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T2階段，input＝1，reset＝1，clk＝0或1，clkb＝1或0，SW＝0。

在前半個(gè)時(shí)鐘周期內(nèi)，第一節(jié)點(diǎn)PU處于浮接狀態(tài)，第一節(jié)點(diǎn)PU電位仍為低電位，第三晶體管M3仍然導(dǎo)通，但是第一時(shí)鐘信號(hào)端clk的電位由高電位變?yōu)榈碗娢?，由于第一電容C1的自舉效應(yīng)，第一節(jié)點(diǎn)PU的電位被進(jìn)一步拉低，同時(shí)第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉高。同時(shí)第八晶體管M8導(dǎo)通，觸控控制端SW的信號(hào)對(duì)第一節(jié)點(diǎn)PU進(jìn)行充電。并且觸控控制端SW控制第九晶體管M9導(dǎo)通，第三參考信號(hào)端Vref3通過第九晶體管M9對(duì)信號(hào)輸出端output進(jìn)行放噪。

之后，不管第一時(shí)鐘信號(hào)端clk和第二時(shí)鐘信號(hào)端clkb的電位如何變化，觸控控制端SW的信號(hào)始終對(duì)第一節(jié)點(diǎn)PU進(jìn)行充電，避免第一節(jié)點(diǎn)PU電位的衰減，第三參考信號(hào)端Vref3通過第九晶體管M9對(duì)信號(hào)輸出端output進(jìn)行放噪，保證信號(hào)輸出端output為高電位，避免了對(duì)觸控信號(hào)的干擾。

在T3階段，input＝1，reset＝1，clk＝0，clkb＝1，SW＝1。

第一節(jié)點(diǎn)PU處于浮接狀態(tài)，第一節(jié)點(diǎn)PU電位仍為低電位，第三晶體管M3仍然導(dǎo)通，但是第一時(shí)鐘信號(hào)端clk的電位由高電位變?yōu)榈碗娢?，由于第一電容C1的自舉效應(yīng)，第一節(jié)點(diǎn)PU的電位被進(jìn)一步拉低，同時(shí)第一節(jié)點(diǎn)PU控制第五晶體管M5和第七晶體管M7導(dǎo)通；第三參考信號(hào)端Vref3的信號(hào)通過第五晶體管M5使第二節(jié)點(diǎn)PD的電位拉高。這樣第一時(shí)鐘信號(hào)端clk的信號(hào)通過第三晶體管M3使信號(hào)輸出端output為低電位；并且高電位的第二節(jié)點(diǎn)PD使得第四晶體管M4和第十晶體管M10截止，從而保證了信號(hào)輸出端output的輸出穩(wěn)定性。

在T4階段，input＝1，reset＝0，clk＝1，clkb＝0，SW＝1。

復(fù)位信號(hào)端reset的信號(hào)使第二晶體管M2導(dǎo)通，第二參考信號(hào)端Vref2的信號(hào)通過第二晶體管M2拉高第一節(jié)點(diǎn)PU的電位，第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉低第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為高電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉高第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T5階段，input＝1，reset＝1，clk＝0，clkb＝1，SW＝1。

第二節(jié)點(diǎn)PD處于浮接狀態(tài)，由于第一時(shí)鐘信號(hào)端clk由高電位變?yōu)榈碗娢?，由于第二電容C2的自舉效應(yīng)，第二節(jié)點(diǎn)PD的電位被進(jìn)一步拉低，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為高電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉高第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

在T6階段，input＝1，reset＝1，clk＝1，clkb＝0，SW＝1。

第二時(shí)鐘信號(hào)端clkb的信號(hào)使第六晶體管M6導(dǎo)通，第二時(shí)鐘信號(hào)端clkb的信號(hào)通過第六晶體管M6拉低第二節(jié)點(diǎn)PD的電位，第二節(jié)點(diǎn)PD控制第四晶體管M4導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第四晶體管M4使信號(hào)輸出端output為高電位；同時(shí)第二節(jié)點(diǎn)PD控制第十晶體管M10導(dǎo)通，第三參考信號(hào)端Vref3的信號(hào)通過第十晶體管M10拉高第一節(jié)點(diǎn)，從而進(jìn)一步使第三晶體管M3截止，消除第一時(shí)鐘信號(hào)端clk的噪聲電壓，保證信號(hào)輸出端output的穩(wěn)定性。

該實(shí)施例四適合Full in cell的H-Blank模式。

本發(fā)明實(shí)施例提供的上述移位寄存器，實(shí)現(xiàn)兼容Touch In Cell的GOA功能(H-Blank與V-Blank均兼容)和傳統(tǒng)的GOA功能。可實(shí)現(xiàn)在非工作狀態(tài)下，第二時(shí)鐘信號(hào)端通過第六晶體管控制第二節(jié)點(diǎn)電位，從而實(shí)現(xiàn)對(duì)第一節(jié)點(diǎn)與信號(hào)輸出端持續(xù)放噪，提高良率，同時(shí)可以實(shí)現(xiàn)雙向掃描。并且，該移位寄存器實(shí)現(xiàn)，具有噪音小，運(yùn)用的晶體管較少的優(yōu)點(diǎn)，從而能夠?qū)崿F(xiàn)窄邊框設(shè)計(jì)，降低成本。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種柵極驅(qū)動(dòng)電路，如圖14所示，包括級(jí)聯(lián)的多個(gè)本發(fā)明實(shí)施例提供的上述任一種移位寄存器：SR(1)、SR(2)…SR(n)…SR(N-1)、SR(N)(共N個(gè)移位寄存器，1≤n≤N)；其中，

除第一級(jí)移位寄存器SR(1)之外，其余每一級(jí)移位寄存器SR(n)的信號(hào)輸出端output分別與其相鄰的上一級(jí)移位寄存器SR(n-1)的復(fù)位信號(hào)端reset相連；

除最后一級(jí)移位寄存器SR(N)之外，其余每一級(jí)移位寄存器SR(n)的信號(hào)輸出端output分別與其相鄰的下一級(jí)移位寄存器SR(n+1)的輸入信號(hào)端input相連。

在具體實(shí)施時(shí)，在本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路中，如圖14所示，第一級(jí)移位寄存器SR(1)的輸入信號(hào)端input與幀起始信號(hào)端STV相連，最后一級(jí)移位寄存器SR(N)的復(fù)位信號(hào)端reset與幀結(jié)束信號(hào)端Res相連。

進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述柵極驅(qū)動(dòng)電路中，第一時(shí)鐘信號(hào)CK、第二時(shí)鐘信號(hào)CKB、第一參考信號(hào)V1、第二參考信號(hào)V2、第三參考信號(hào)V3和觸控控制信號(hào)sw均輸入各級(jí)移位寄存器中。

基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括上述的柵極驅(qū)動(dòng)電路，通過該柵極驅(qū)動(dòng)電路為顯示裝置中陣列基板上的各柵線提供掃描信號(hào)。該顯示裝置可以為：手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。該顯示裝置的實(shí)施可以參見上述柵極驅(qū)動(dòng)電路的實(shí)施例，重復(fù)之處不再贅述。

本發(fā)明實(shí)施例提供的一種移位寄存器、柵極驅(qū)動(dòng)電路及顯示裝置，其中移位寄存器中包括第一輸入模塊、第二輸入模塊、輸出模塊、節(jié)點(diǎn)控制模塊、電位保持模塊和輸出放噪模塊；其中，第一輸入模塊和第二輸入模塊用于實(shí)現(xiàn)對(duì)第一節(jié)點(diǎn)的輸入和復(fù)位，節(jié)點(diǎn)控制模塊對(duì)第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的電位進(jìn)行控制，輸出模塊在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)的控制下控制信號(hào)輸出端的信號(hào)，從而可以實(shí)現(xiàn)移位寄存器的基本功能，但是由于還設(shè)置有電位保持模塊和輸出放噪模塊，利用電位保持模塊在觸控時(shí)間段時(shí)對(duì)第一節(jié)點(diǎn)進(jìn)行持續(xù)充電，從而可以保持第一節(jié)點(diǎn)的電位不會(huì)隨時(shí)間衰減，而輸出放噪模塊可以在觸控時(shí)間段對(duì)信號(hào)輸出端進(jìn)行放噪，從而可以避免信號(hào)輸出端的信號(hào)對(duì)觸控信號(hào)造成干擾。

顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。