專利名稱：印刷電路板及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種PCB (Printed Circuit Board,印刷電路板)及其制作方法。
背景技術(shù)：
在PCB上，常?？梢姷揭恍﹫A形的測(cè)試點(diǎn)，其可供探棒去量測(cè)信號(hào)?；旧线@些測(cè)試點(diǎn) 是加在PCB的傳輸線上，其相當(dāng)于在傳輸線上增加一個(gè)很小的電容。因此，在傳輸高頻信號(hào) 時(shí)，這些測(cè)試點(diǎn)對(duì)信號(hào)的質(zhì)量就會(huì)有一定影響，即電容效應(yīng)。

發(fā)明內(nèi)容
鑒于上述內(nèi)容，有必要提供一種印刷電路板及其制作方法，可降低測(cè)試點(diǎn)產(chǎn)生的電容效 應(yīng)，減小測(cè)試點(diǎn)對(duì)信號(hào)的影響。
一種印刷電路板，包括層疊設(shè)置的一信號(hào)層、 一絕緣層以及一參考層，所述信號(hào)層上設(shè) 有一傳輸線，所述傳輸線上設(shè)有一測(cè)試點(diǎn)，所述參考層上于所述測(cè)試點(diǎn)的正下方設(shè)有一漏孔
一種印刷電路板的制作方法，包括 在信號(hào)層的傳輸線上設(shè)置一測(cè)試點(diǎn)； 在參考層上于所述測(cè)試點(diǎn)的正下方設(shè)置一漏孔；以及 將所述信號(hào)層、 一絕緣層以及所述參考層層疊設(shè)置。
上述PCB在所述測(cè)試點(diǎn)所在的信號(hào)層鄰近的參考層上位于所述測(cè)試點(diǎn)的正對(duì)位置處設(shè)置 一漏孔，從而降低所述測(cè)試點(diǎn)所引起的電容效應(yīng)以降低在傳輸過程中所述測(cè)試點(diǎn)對(duì)信號(hào)的影 響。


圖l為本發(fā)明PCB的較佳實(shí)施方式的疊構(gòu)圖。
圖2為圖1中第一信號(hào)層的結(jié)構(gòu)圖。
圖3為圖1中測(cè)試點(diǎn)及漏孔的分布示意圖。
圖4為本發(fā)明PCB的漏孔半徑取不同值時(shí)的信號(hào)損耗曲線圖。
圖5為本發(fā)明PCB的漏孔半徑取不同值時(shí)信號(hào)頻率為10Ghz的損耗曲線圖。
具體實(shí)施例方式
下面參照附圖結(jié)合具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步的描述請(qǐng)一并參照?qǐng)D1及圖2，本發(fā)明PCB的較佳實(shí)施方式包括一第一信號(hào)層100、 一電源層200 、 一接地層300以及一第二信號(hào)層400。所述第一信號(hào)層100設(shè)置于一第一半固化片( Pr印reg) PP1的上方，所述電源層200設(shè)置于所述第一半固化片PP1的下方；所述接地層300 設(shè)置于一第二半固化片PP2的上方，所述第二信號(hào)層400設(shè)置于所述第二半固化片PP2的下方 。所述電源層200與所述接地層300通過一核心板C0RE進(jìn)行粘合。
所述第一半固化片PP1、第二半固化片PP2是通過將一些絕緣性載體材料浸在液態(tài)的樹脂 中，使其吸飽后再緩緩從液態(tài)的樹脂中拖出并刮走多余的樹脂，再經(jīng)過熱風(fēng)與紅外線加熱， 促使絕緣性載體材料進(jìn)行部份之聚合反應(yīng)而成的。所述核心板CORE為多層板之間的一內(nèi)層薄 基板，其具有粘合與絕緣的作用。所述第一半固化片PP1、第二半固化片PP2以及核心板 CORE可對(duì)第一信號(hào)層IOO、電源層200、接地層300以及第二信號(hào)層200進(jìn)行隔離，防止信號(hào)和 電流相互干擾。所述第一信號(hào)層100上設(shè)有一傳輸線102，在所述傳輸線102上設(shè)有一測(cè)試點(diǎn) 104，所述測(cè)試點(diǎn)104可供一探棒(圖未示)去量測(cè)信號(hào)。所述第一信號(hào)層100及第二信號(hào)層 400附有防焊膜(圖未示)。所述防焊膜，是指在PCB表面將不需焊接的部份導(dǎo)體，以永久性 的樹脂皮膜加以遮蓋，其除了具防焊功用外，也能對(duì)所覆蓋的線路起到保護(hù)與絕緣的作用。 所述傳輸線102上也覆蓋有防焊膜，所述測(cè)試點(diǎn)104上則無防焊膜。
請(qǐng)繼續(xù)參照?qǐng)D3，所述電源層200上設(shè)有一漏孔202，所述漏孔202位于所述測(cè)試點(diǎn)104的 正下方。所述漏孔202是通過將所述電源層200上的銅箔蝕刻掉得來的，以降低甚至消除所述 測(cè)試點(diǎn)104所引起的電容效應(yīng)。
在本較佳實(shí)施例中，所述PCB的相關(guān)參數(shù)為所述第一信號(hào)層IOO、電源層200、接地層 300及第二信號(hào)層400的厚度Th1. 2mil;所述第一信號(hào)層100及第二信號(hào)層400上防焊膜厚度 T2=0.7mil，傳輸線102上的防焊膜厚度T3^.5mil;所述第一半固化片PP1及所述第二半固化 片的厚度丁4=2. 6mil，其介電常數(shù)(Dielectric Constant) Dkl=3. 7，損耗因素( Dissipation Factor) Dfl=0. 02;所述核心板C0RE的厚度T5二47mil;所述測(cè)試點(diǎn)104的半徑 rl=15mil，其介電常數(shù)Dk2二4，其損耗因素Df24. 02;所述傳輸線102的厚度丁6=1. 6mil，其 長度L^400mil。根據(jù)這些參數(shù)在一仿真系統(tǒng)進(jìn)行模擬仿真，以取得最佳的漏孔202的半徑 HR的值。
圖4為所述PCB的漏孑L202半徑HR取不同值時(shí)的信號(hào)損耗曲線圖。圖4中橫坐標(biāo)為信號(hào)傳輸 頻率F，縱坐標(biāo)為信號(hào)傳輸?shù)牟迦霌p耗(Insertion Loss) IL，例如，當(dāng)縱坐標(biāo)插入損耗 IL=-0. 2db時(shí)，則表示信號(hào)插入損耗IL為O. 2db。圖4中曲線1為所述PCB上未設(shè)有漏孔202但設(shè) 有測(cè)試點(diǎn)104時(shí)的信號(hào)損耗曲線，曲線8為所述PCB未設(shè)有漏孔202及測(cè)試點(diǎn)104時(shí)的信號(hào)損耗
4曲線，曲線2-7分別為所述測(cè)試點(diǎn)104的半徑rK5mil，所述漏孔202的半徑HR分別取6mil、 12mil、 15mil、 16. 5mil、 18mil和24mil時(shí)的信號(hào)損耗曲線。通過圖4可發(fā)現(xiàn)，在傳輸高頻信 號(hào)時(shí)，當(dāng)所述電源層200上設(shè)有漏孔202時(shí)，所述測(cè)試點(diǎn)104所引起的損耗明顯小于未設(shè)有所 述漏孔202時(shí)的損耗。當(dāng)所述漏孔202的半徑HI^16.5mil時(shí)，即曲線5，其結(jié)果與未設(shè)有漏孔 202及測(cè)試點(diǎn)104時(shí)的曲線8最接近，即基本上消除了所述測(cè)試點(diǎn)104所引起的電容效應(yīng)，使得 信號(hào)在傳輸過程中損耗最少。
圖5為本發(fā)明PCB的漏孔半徑取不同值時(shí)信號(hào)傳輸頻率為10Ghz的損耗曲線圖。圖5中橫坐 標(biāo)為所述漏孔202的半徑HR的取值，縱坐標(biāo)為所述漏孔202的半徑HR取不同值時(shí)信號(hào)的插入損 耗情況。由圖5也可明顯看出，當(dāng)所述漏孔202的半徑HI^16.5mil時(shí)，信號(hào)傳輸過程中損耗最 少，即所述測(cè)試點(diǎn)104所引起的電容效應(yīng)最小。
在其它實(shí)施例中，當(dāng)所述傳輸線102及測(cè)試點(diǎn)104設(shè)置于所述第二信號(hào)層400時(shí)，則可在 所述接地層300上設(shè)置所述漏孔202，此時(shí)所述漏孔202位于所述測(cè)試點(diǎn)104的正上方，同樣也 可達(dá)到解決所述測(cè)試點(diǎn)104所引起的電容效應(yīng)的問題。
本發(fā)明PCB也可為二層板或其他多層板，而不局限于本較佳實(shí)施例中的四層板，當(dāng)所述 PCB為二層板時(shí)，所述電源層200、接地層300可設(shè)置于同一層，稱為電源接地層。所述電源 層200、接地層300以及電源接地層是作為信號(hào)層100、 400的參考層。在所述PCB上只要將所 述漏孔202設(shè)置于所述測(cè)試點(diǎn)104的正上方或者正下方，均可達(dá)到消除所述測(cè)試點(diǎn)104所引起 的電容效應(yīng)。
上述PCB在距離所述測(cè)試點(diǎn)104所在的第一信號(hào)層100或第二信號(hào)層400最近的電源層200 或接地層300上位于所述測(cè)試點(diǎn)104的正對(duì)位置處設(shè)置一漏孔202，從而降低所述測(cè)試點(diǎn)104所 引起的電容效應(yīng)以降低在傳輸過程中所述測(cè)試點(diǎn)104對(duì)信號(hào)的影響。
權(quán)利要求
1.一種印刷電路板，包括層疊設(shè)置的一信號(hào)層、一絕緣層以及一參考層，所述信號(hào)層上設(shè)有一傳輸線，所述傳輸線上設(shè)有一測(cè)試點(diǎn)，所述參考層上于所述測(cè)試點(diǎn)的正下方設(shè)有一漏孔。
2.如權(quán)利要求l所述的印刷電路板，其特征在于所述參考層為一電源層。
3.如權(quán)利要求l所述的印刷電路板，其特征在于所述參考層為一接地層。
4.如權(quán)利要求l所述的印刷電路板，其特征在于所述信號(hào)層上的測(cè)試點(diǎn)的半徑為15mil，所述參考層上的漏孔的半徑為16. 5mil。
5.如權(quán)利要求l所述的印刷電路板，其特征在于所述參考層上的漏孔是將所述參考層上的銅箔蝕刻掉形成的。
6.一種印刷電路板的制作方法，包括 在信號(hào)層的傳輸線上設(shè)置一測(cè)試點(diǎn)； 在參考層上于所述測(cè)試點(diǎn)的正下方設(shè)置一漏孔；以及 將所述信號(hào)層、 一絕緣層以及所述參考層層疊設(shè)置。
7.如權(quán)利要求6所述的印刷電路板的制作方法，其特征在于所述參 考層為一電源層。
8.如權(quán)利要求6所述的印刷電路板的制作方法，其特征在于所述參考層為一接地層。
9.如權(quán)利要求6所述的印刷電路板的制作方法，其特征在于所述信號(hào)層上的測(cè)試點(diǎn)的半徑為15mil，所述參考層上的漏孔的半徑為16. 5mil。
10.如權(quán)利要求6所述的印刷電路板的制作方法，其特征在于所述 參考層上的漏孔是將所述參考層上的銅箔蝕刻掉形成的。
全文摘要
一種印刷電路板，包括層疊設(shè)置的一信號(hào)層、一絕緣層以及一參考層，所述信號(hào)層上設(shè)有一傳輸線，所述傳輸線上設(shè)有一測(cè)試點(diǎn)，所述參考層上于所述測(cè)試點(diǎn)的正下方設(shè)有一漏孔，從而降低信號(hào)在傳輸過程中所述測(cè)試點(diǎn)所引起的電容效應(yīng)。本發(fā)明還提供一種制作該印刷電路板的方法。
文檔編號(hào)H05K1/02GK101677486SQ20081030458
公開日2010年3月24日 申請(qǐng)日期2008年9月19日 優(yōu)先權(quán)日2008年9月19日
發(fā)明者魏毅光 申請(qǐng)人:鴻富錦精密工業(yè)(深圳)有限公司;鴻海精密工業(yè)股份有限公司