本發(fā)明涉及電力電子和磁性元件測試技術領域，尤其是一種高精度變壓器恒流掃頻電源的控制方法及裝置。

背景技術：

變壓器是電網(wǎng)輸配電環(huán)節(jié)中的重要設備,采用機械振動頻響法診斷變壓器繞組故障時需要有穩(wěn)定的變頻恒流源，變頻恒流源的設計思路是通過PWM調(diào)制的方式控制逆變后的輸出頻率和輸出電壓，并采用負反饋方式使負載電流跟蹤給定電流,實現(xiàn)恒流掃頻。恒流掃頻電源主要用于變壓器等磁性元件的測試，因此要求變頻電源：(1)功率大；(2)頻率范圍寬(幾十到幾百赫茲)；(3)頻率精度高。

傳統(tǒng)大功率變頻器通常采用IGBT作為開關器件，開關頻率較低，無法在寬頻率范圍內(nèi)保證輸出波形質(zhì)量，因此一般變頻范圍較窄。對于寬頻范圍變頻器，通常采用跳頻的方式，但需要建立很大的正弦表，而且頻率精度不高，無法實現(xiàn)頻率的連續(xù)變化。此外，傳統(tǒng)的恒流逆變電源通常采用電流單閉環(huán)控制，系統(tǒng)穩(wěn)定性較差，動態(tài)響應慢，容易發(fā)生振蕩。

技術實現(xiàn)要素：

本發(fā)明的首要目的在于提供一種能夠在較寬頻率范圍內(nèi)輸出指令大小的電流，頻率精度高的高精度變壓器恒流掃頻電源的控制方法。

為實現(xiàn)上述目的，本發(fā)明采用了以下技術方案：一種高精度變壓器恒流掃頻電源的控制方法，該方法包括下列順序的步驟：

(1)根據(jù)當前頻率指令實時調(diào)整載波周期，得到指令電流的參考頻率；

(2)將對指令電流的控制轉(zhuǎn)換為對輸出電壓的控制，通過閉環(huán)控制產(chǎn)生調(diào)制波；

(3)將得到的調(diào)制波送入到FPGA/CPLD脈沖調(diào)制電路中與三角載波實時比較，從而產(chǎn)生開關管驅(qū)動脈沖；

(4)判斷當前電流是否達到指令值，從而產(chǎn)生新的頻率指令。

在步驟(1)中，所述參考頻率的產(chǎn)生方法包括以下步驟：

(1a)在DSP控制電路中加載正弦表，該正弦表為固定載波比N，即N＝f_r/f_s，其中f_s為當前頻率指令，f_r為載波頻率；

(1b)通過當前頻率指令f_s以及固定載波比N可以實時計算出載波頻率f_r；

(1c)計算出三角載波中斷周期值T_pr，即T_pr＝150M/f_r/2,從而得到了指令電流的參考頻率f_ref＝1/(N×T_pr×2×1/150M)＝f_r/N＝f_s，即通過對周期中斷賦值使參考頻率等于指令頻率。

在步驟(2)中，所述閉環(huán)控制產(chǎn)生調(diào)制波包括以下步驟：

(2a)測量輸出電流以及變頻電源的輸出電壓，并進行有效值計算；

(2b)以當前電流指令值為參考值，對輸出電流有效值做比例積分控制，比例積分輸出作為輸出電壓有效值給定；

(2c)以上一步的輸出電壓有效值給定為參考值，對輸出電壓有效值做比例積分控制，比例積分輸出作為輸出電壓峰值給定；

(2d)將上一步的輸出電壓峰值給定乘以正弦表，作為輸出電壓瞬時值給定，對輸出電壓瞬時值反饋作閉環(huán)控制，閉環(huán)控制輸出為調(diào)制波。

在步驟(3)中，所述開關管驅(qū)動脈沖的產(chǎn)生方法包括以下步驟：

(3a)通過數(shù)據(jù)總線將調(diào)制波信號送入到FPGA/CPLD脈沖調(diào)制電路中；

(3b)在FPGA/CPLD脈沖調(diào)制電路中設定一個固定頻率的三角載波；

(3c)將調(diào)制波與所述三角載波進行實時比較，產(chǎn)生開關管的驅(qū)動脈沖。

在步驟(4)中，新的頻率指令的產(chǎn)生方法包括以下步驟：

(4a)計算一個基波周期內(nèi)電流的有效值；

(4b)連續(xù)判斷1秒鐘內(nèi)電流有效值是否達到當前電流有效值指令，如果達到則頻率指令增加，如果沒達到則繼續(xù)進行閉環(huán)調(diào)節(jié)。

本發(fā)明的另一目的在于提供一種高精度變壓器恒流掃頻電源的控制方法的控制裝置，該裝置包括：

信號采集電路，將采集到的輸出電壓和電流，轉(zhuǎn)換為低壓信號送到DSP控制器電路或外部的模數(shù)轉(zhuǎn)換通道中；

DSP控制器電路，根據(jù)采樣得到的電壓、電流，對輸出電流的有效值和頻率進行閉環(huán)控制，并將控制信號發(fā)送到FPGA/CPLD脈沖調(diào)制電路中；

FPGA/CPLD脈沖調(diào)制電路，產(chǎn)生PWM驅(qū)動信號，并將該信號發(fā)送至驅(qū)動放大電路；

驅(qū)動放大電路，對產(chǎn)生的PWM信號進行功率放大，用來驅(qū)動開關管；

所述信號采集電路的信號輸入端采集電壓電流，所述信號采集電路的信號輸出端與DSP控制電路的信號輸入端相連，DSP控制電路的信號輸出端通過數(shù)據(jù)總線與FPGA/CPLD脈沖調(diào)制電路的信號輸入端相連，F(xiàn)PGA/CPLD脈沖調(diào)制電路的信號輸出端與驅(qū)動放大電路的信號輸入端相連，驅(qū)動放大電路的信號輸出端接開關管，通過控制開關管的導通關斷從而產(chǎn)生變頻電壓。

由上述技術方案可知，本發(fā)明與現(xiàn)有技術相比，本發(fā)明中變頻器輸出頻率能夠連續(xù)可調(diào)，而且頻率精度非常高；對輸出電流的控制轉(zhuǎn)換為對輸出電壓的控制，提高了整個控制系統(tǒng)的穩(wěn)定性；在FPGA/CPLD脈沖調(diào)制電路中采用異步調(diào)制，實現(xiàn)驅(qū)動脈沖開關頻率固定；通過對輸出電流有效值進行連續(xù)判斷，確保輸出電流已經(jīng)達到指令值。本裝置只須采用低成本的信號采集器件和控制芯片即可實現(xiàn)。

附圖說明

圖1為本發(fā)明的方法流程圖；

圖2為本發(fā)明的裝置電路框圖；

圖3為本發(fā)明變頻控制示意圖；

圖4為本發(fā)明閉環(huán)控制原理圖；

圖5為本發(fā)明的輸出頻率從100Hz到200Hz的變化示意圖。

具體實施方式

如圖1所示，一種高精度變壓器恒流掃頻電源的控制方法，該方法包括下列順序的步驟：(1)根據(jù)當前頻率指令實時調(diào)整載波周期，得到指令電流的參考頻率；(2)將對指令電流的控制轉(zhuǎn)換為對輸出電壓的控制，通過閉環(huán)控制產(chǎn)生調(diào)制波；(3)將得到的調(diào)制波送入到FPGA/CPLD脈沖調(diào)制電路中與三角載波實時比較，從而產(chǎn)生開關管驅(qū)動脈沖；(4)判斷當前電流是否達到指令值，從而產(chǎn)生新的頻率指令。

在步驟(1)中，所述參考頻率的產(chǎn)生方法包括以下步驟：

(1a)在DSP控制電路中加載正弦表，該正弦表為固定載波比N，即N＝f_r/f_s，其中f_s為當前頻率指令，f_r為載波頻率；

(1b)通過當前頻率指令f_s以及固定載波比N可以實時計算出載波頻率f_r；

(1c)計算出三角載波中斷周期值T_pr，即T_pr＝150M/f_r/2,從而得到了指令電流的參考頻率f_ref＝1/(N×T_pr×2×1/150M)＝f_r/N＝f_s，即通過對周期中斷賦值使參考頻率等于指令頻率。

在DSP控制電路中采用固定載波比N，通過改變載波周期實現(xiàn)輸出頻率的連續(xù)變化和高分辨率。

在步驟(2)中，所述閉環(huán)控制產(chǎn)生調(diào)制波包括以下步驟：(2a)測量輸出電流以及變頻電源的輸出電壓，并進行有效值計算；(2b)以當前電流指令值為參考值，對輸出電流有效值做比例積分控制，比例積分輸出作為輸出電壓有效值給定；(2c)以上一步的輸出電壓有效值給定為參考值，對輸出電壓有效值做比例積分控制，比例積分輸出作為輸出電壓峰值給定；(2d)將上一步的輸出電壓峰值給定乘以正弦表，作為輸出電壓瞬時值給定，對輸出電壓瞬時值反饋作閉環(huán)控制，閉環(huán)控制輸出為調(diào)制波。將對輸出電流的控制轉(zhuǎn)換為對輸出電壓的控制，提高了整個系統(tǒng)的穩(wěn)定性。

在步驟(3)中，所述開關管驅(qū)動脈沖的產(chǎn)生方法包括以下步驟：(3a)通過數(shù)據(jù)總線將調(diào)制波信號送入到FPGA/CPLD脈沖調(diào)制電路中；(3b)在FPGA/CPLD脈沖調(diào)制電路中設定一個固定頻率的三角載波；(3c)將調(diào)制波與所述三角載波進行實時比較，產(chǎn)生開關管的驅(qū)動脈沖。在FPGA/CPLD脈沖調(diào)制電路中采用異步調(diào)制，實現(xiàn)驅(qū)動脈沖開關頻率固定。

在步驟(4)中，新的頻率指令的產(chǎn)生方法包括以下步驟：(4a)計算一個基波周期內(nèi)電流的有效值；(4b)連續(xù)判斷1秒鐘內(nèi)電流有效值是否達到當前電流有效值指令，如果達到則頻率指令增加，如果沒達到則繼續(xù)進行閉環(huán)調(diào)節(jié)。

如圖2所示，本控制裝置包括：

信號采集電路，將采集到的輸出電壓和電流，轉(zhuǎn)換為低壓信號送到DSP控制器電路或外部的模數(shù)轉(zhuǎn)換通道中；

DSP控制器電路，根據(jù)采樣得到的電壓、電流，對輸出電流的有效值和頻率進行閉環(huán)控制，并將控制信號發(fā)送到FPGA/CPLD脈沖調(diào)制電路中；

FPGA/CPLD脈沖調(diào)制電路，產(chǎn)生PWM驅(qū)動信號，并將該信號發(fā)送至驅(qū)動放大電路；

驅(qū)動放大電路，對產(chǎn)生的PWM信號進行功率放大，用來驅(qū)動開關管；

所述信號采集電路的信號輸入端采集電壓電流，所述信號采集電路的信號輸出端與DSP控制電路的信號輸入端相連，DSP控制電路的信號輸出端通過數(shù)據(jù)總線與FPGA/CPLD脈沖調(diào)制電路的信號輸入端相連，F(xiàn)PGA/CPLD脈沖調(diào)制電路的信號輸出端與驅(qū)動放大電路的信號輸入端相連，驅(qū)動放大電路的信號輸出端接開關管，通過控制開關管的導通關斷從而產(chǎn)生變頻電壓。

實施例一

現(xiàn)以變壓器測試用恒流掃頻為例，變頻器輸出0～15A、45～400Hz的變頻電流，具體控制方法如下：

(1)假設當前輸出電流指令頻率為80Hz，所述的指令電流參考頻率產(chǎn)生方法為：

1a.在DSP控制電路中加載200個點的正弦表，即固定載波比為N＝200；

1b.當指令頻率為80Hz時，載波頻率為16kHz；

1c.采用連續(xù)增減模式，從而得到載波中斷周期值T_pr＝150M/16k/2＝4688，從而得到了指令電流的參考頻率f_ref＝80Hz。

(2)假設當前輸出電流指令大小為10A，所述的閉環(huán)控制方法為：

2a.測量輸出電流以及變頻電源的輸出電壓，并進行有效值計算；

2b.以當前電流指令值為參考值，對輸出電流有效值做比例積分控制，比例積分輸出作為輸出電壓有效值給定；

2c.以有效值電流環(huán)比例積分輸出為參考值，對輸出電壓有效值做比例積分控制，比例積分輸出作為輸出電壓峰值給定；

2d.將有效值電壓環(huán)比例積分輸出乘以200個點的正弦表，作為輸出電壓的瞬時值給定，對輸出電壓瞬時值反饋作閉環(huán)控制，閉環(huán)控制輸出為調(diào)制波。

(3)將得到的調(diào)制波送入到FPGA/CPLD脈沖調(diào)制電路中與三角載波實時比較從而產(chǎn)生開關管驅(qū)動脈沖，所述的驅(qū)動脈沖產(chǎn)生方法為：

3a.通過數(shù)據(jù)總線將調(diào)制波信號送入到FPGA/CPLD脈沖調(diào)制電路中；

3b.在FPGA/CPLD脈沖調(diào)制電路中設定一個頻率10kHz的三角載波；

3c.將調(diào)制波與三角載波進行實時比較，產(chǎn)生開關管的驅(qū)動脈沖。

(4)判斷當前電流是否達到10A，從而產(chǎn)生新的頻率指令，所述的新頻率指令方法為：

4a.計算一個基波周期內(nèi)電流的有效值；

4b.連續(xù)判斷1秒鐘電流有效值是否達到10A，如果達到則頻率指令增加，如果沒達到則繼續(xù)進行閉環(huán)調(diào)節(jié)。

上述控制方法中，步驟(1)、(2)、(4)在DSP控制電路中實現(xiàn)，步驟(3)在FPGA/CPLD脈沖調(diào)制電路中實現(xiàn)，由于是通過改變載波頻率來改變指令頻率，所以頻率精度很高。

圖3為本發(fā)明變頻控制示意圖，其中三角載波和正弦調(diào)制波為固定載波比，即N＝fr/fs為恒定值，通過改變?nèi)禽d波的載波周期即可以得到指令電流的參考頻率；

圖4為本發(fā)明閉環(huán)控制原理圖，該閉環(huán)控制為三閉環(huán)控制，即電流有效值外環(huán)、電壓有效值內(nèi)環(huán)和電壓瞬時值內(nèi)環(huán)；

圖5為本發(fā)明的輸出頻率從100Hz到200Hz變化時輸出電壓實驗波形圖，實驗負載為純阻性負載，當前電流有效值指令不變，因此輸出電壓有效值不變而頻率發(fā)生變化。

綜上所述，本發(fā)明中變頻器輸出頻率能夠連續(xù)可調(diào)，而且頻率精度非常高；對輸出電流的控制轉(zhuǎn)換為對輸出電壓的控制，提高了整個控制系統(tǒng)的穩(wěn)定性；在FPGA/CPLD脈沖調(diào)制電路中采用異步調(diào)制，實現(xiàn)驅(qū)動脈沖開關頻率固定；通過對輸出電流有效值進行連續(xù)判斷，確保輸出電流已經(jīng)達到指令值。本裝置只須采用低成本的信號采集器件和控制芯片即可實現(xiàn)。