本發(fā)明涉及圖像傳感器技術(shù)領(lǐng)域，具體涉及一種全MOS管電荷泵電路結(jié)構(gòu)。

背景技術(shù)：

在現(xiàn)代集成電路技術(shù)中，電荷泵是一種結(jié)構(gòu)簡(jiǎn)單獲得高低壓的結(jié)構(gòu)，并且其紋波較小，不需要電感，在CMOS工藝中得到了廣泛應(yīng)用。

傳統(tǒng)的Dickson型電荷泵存在電荷泄露的問題，并且結(jié)構(gòu)復(fù)雜，面積較大。一直以來，結(jié)構(gòu)簡(jiǎn)單，性能優(yōu)良，可靠性高的電荷泵是業(yè)界所需要的。

技術(shù)實(shí)現(xiàn)要素：

為了克服以上問題，本發(fā)明旨在提供一種全MOS管電荷泵電路結(jié)構(gòu)。

為了達(dá)到上述目的，本發(fā)明的一種全MOS管電荷泵電路結(jié)構(gòu)，包括：電源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管；其中，

所述第一NMOS管的柵極和漏極均與電源的正極相連，所述第二NMOS管的柵極和漏極均與電源正極相連；所述第一NMOS管的源極、所述第四NMOS管的柵極、所述第一PMOS管的源極、所述第二PMOS管的柵極、所述第三PMOS管的柵極均相互連接于第一個(gè)節(jié)點(diǎn)；所述第二NMOS管的源極、所述第三NMOS管的柵極、所述第二PMOS管的漏極、所述第一PMOS管的柵極、所述第四PMOS管的柵極均相互連接與第二個(gè)節(jié)點(diǎn)；所述第一PMOS管的漏極與所述第二PMOS管的源極相連并且與第五PMOS的柵極相連接于電荷泵輸出端；所述第三NMOS管的漏極，所述第四NMOS管的漏極均與電源的正極相連；所述第五PMOS管的源極和漏極均與電源的正極相連。

優(yōu)選地，第三PMOS管的襯底、第三PMOS管的源極和第三PMOS管的漏極共同相連于第三個(gè)節(jié)點(diǎn)，第四PMOS管的襯底、第四PMOS管的源極和第四PMOS管的漏極相連于第四個(gè)節(jié)點(diǎn)。

優(yōu)選地，所述第三個(gè)節(jié)點(diǎn)和所述第四個(gè)節(jié)點(diǎn)分別連接兩個(gè)非相互交疊的時(shí)鐘。

優(yōu)選地，所述第五PMOS管的襯底與電源的正極相連。

優(yōu)選地，所述第一PMOS管的襯底、所述第二PMOS管的襯底、所述第三PMOS管的襯底、所述第四PMOS管的襯底和所述第五PMOS管的襯底均為硅襯底。

優(yōu)選地，所述第一NMOS管的襯底、所述第二NMOS管的襯底、所述第三NMOS管的襯底、所述第四NMOS管的襯底和所述第五NMOS管的襯底均為硅襯底。

本發(fā)明的全MOS管電荷泵電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)，而且可靠性高，適用于工業(yè)生產(chǎn)，易于推廣應(yīng)用。

附圖說明

圖1為本發(fā)明的一個(gè)較佳實(shí)施例的全MOS管電荷泵電路結(jié)構(gòu)的示意圖

具體實(shí)施方式

為使本發(fā)明的內(nèi)容更加清楚易懂，以下結(jié)合說明書附圖，對(duì)本發(fā)明的內(nèi)容作進(jìn)一步說明。當(dāng)然本發(fā)明并不局限于該具體實(shí)施例，本領(lǐng)域內(nèi)的技術(shù)人員所熟知的一般替換也涵蓋在本發(fā)明的保護(hù)范圍內(nèi)。

以下結(jié)合附圖1和具體實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)說明。需說明的是，附圖均采用非常簡(jiǎn)化的形式、使用非精準(zhǔn)的比例，且僅用以方便、清晰地達(dá)到輔助說明本實(shí)施例的目的。

本實(shí)施例中，全MOS管電荷泵電路結(jié)構(gòu)，包括：電源、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第五PMOS管。

具體的，電源的正極為VDD，電源的負(fù)極為VSS。這里，第一NMOS管NM1的柵極和漏極均與電源的正極VDD相連，第二NMOS管NM2的柵極和漏極均與電源的正極VDD相連；第一NMOS管NM1的源極、第四NMOS管NM4的柵極、第一PMOS管PM1的源極、第二PMOS管PM2的柵極、第三PMOS管PM3的柵極均相互連接于第一個(gè)節(jié)點(diǎn)D1；第二NMOS管NM2的源極、第三NMOS管NM3的柵極、第二PMOS管PM2的漏極、第一PMOS管PM1的柵極、第四PMOS管PM4的柵極均相互連接于第二個(gè)節(jié)點(diǎn)D2；第一PMOS管PM1的漏極與第二PMOS管PM2的源極相連并且與第五PMOS管PM5的柵極相連接于電荷泵輸出端VOUT；第三NMOS管NM3的漏極、第四NMOS管NM4的漏極均與電源的正極VDD相連；第五PMOS管PM5的源極和漏極均與電源的正極VDD相連。

此外，第三PMOS管PM3的襯底、第三PMOS管PM3的源極和第三PMOS管PM3的漏極共同相連于第三個(gè)節(jié)點(diǎn)CLK1，第四PMOS管PM4的襯底、第四PMOS管PM4的源極和第四PMOS管PM4的漏極相連于第四個(gè)節(jié)點(diǎn)CLK2。這里的第三個(gè)節(jié)點(diǎn)CLK1和第四個(gè)節(jié)點(diǎn)CLK2分別連接兩個(gè)非相互交疊的時(shí)鐘。第五PMOS管PM5的襯底與電源的正極VDD相連。

本實(shí)施例的全MOS管電泵電路在工作時(shí)，當(dāng)?shù)谌齻€(gè)節(jié)點(diǎn)CLK1連接電源的正極VDD，第四個(gè)節(jié)點(diǎn)CLK2連接電源的負(fù)極VSS時(shí)，第一個(gè)節(jié)點(diǎn)D1的電壓上升為2Vdd-Vth，其中，Vdd表示電源的正極VDD的電壓值，Vth表示第一NMOS管NM1的閾值電壓；然后，第四NMOS管NM4導(dǎo)通，第二個(gè)節(jié)點(diǎn)D2為電壓值為Vdd，第二NMOS管NM2截止，第三NMOS管NM3截止，第一PMOS管PM1導(dǎo)通，電荷泵輸出端VOUT輸出電壓值為2Vdd-Vth。

并且，當(dāng)?shù)谌齻€(gè)節(jié)點(diǎn)CLK1連接電源的負(fù)極VSS時(shí)，第四個(gè)節(jié)點(diǎn)CLK2連接電源的正極VDD時(shí)，第二個(gè)節(jié)點(diǎn)D2的電壓上升為2Vdd-V'th，其中，Vdd表示電源的正極VDD的電壓值，V'th表示第二NMOS管NM2的閾值電壓；然后，第三NMOS管NM3導(dǎo)通，第一個(gè)節(jié)點(diǎn)D1的電壓值為Vdd，第一NMOS管NM1截止，第四NMOS管NM4截止，第二PMOS管PM2導(dǎo)通，電荷泵輸出端VOUT輸出電壓值為2Vdd-Vth。

本實(shí)施例中，第一PMOS管PM1的襯底、第二PMOS管PM2的襯底、第三PMOS管PM3的襯底、第四PMOS管PM4的襯底和第五PMOS管PM5的襯底均為硅襯底。第一NMOS管NM1的襯底、第二NMOS管NM2的襯底、第三NMOS管NM3的襯底、第四NMOS管NM4的襯底和第五NMOS管NM5的襯底均為硅襯底。

綜上所述，本發(fā)明的全MOS管電荷泵電路結(jié)構(gòu)簡(jiǎn)單，易于實(shí)現(xiàn)，而且穩(wěn)定、可靠性高，適用于工業(yè)生產(chǎn)，易于推廣應(yīng)用。

雖然本發(fā)明已以較佳實(shí)施例揭示如上，然實(shí)施例僅為了便于說明而舉例而已，并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明精神和范圍的前提下可作若干的更動(dòng)與潤(rùn)飾，本發(fā)明所主張的保護(hù)范圍應(yīng)以權(quán)利要求書為準(zhǔn)。