一種用于fpga芯片的高精度同步模塊的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于FPGA芯片領(lǐng)域，特別是一種用于FPGA芯片的高精度同步模塊。
【背景技術(shù)】
[0002]FPGA (Field — Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是在 PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
[0003]FPGA應(yīng)用中，常常需要產(chǎn)生一些源同步接口信號(hào)傳輸給外設(shè)芯片，這對(duì)FPGA內(nèi)部產(chǎn)生時(shí)鐘或數(shù)據(jù)的邏輯和時(shí)序都有較嚴(yán)格的要求。而對(duì)于一些FPGA采集信號(hào)的應(yīng)用中，常常也有時(shí)鐘和數(shù)據(jù)均來(lái)自外設(shè)芯片的情況，此時(shí)對(duì)數(shù)據(jù)和時(shí)鐘的采集也同樣需要關(guān)注FPGA內(nèi)部的邏輯和時(shí)序。當(dāng)然，無(wú)論何種情況，目的只有一個(gè)，保證信號(hào)穩(wěn)定可靠的被傳送或接收。
[0004]目前FPGA芯片基本沒(méi)有高精度的同步能力。
【實(shí)用新型內(nèi)容】
[0005]本實(shí)用新型目的是解決上述問(wèn)題，提供一種通過(guò)兩次校對(duì)對(duì)比控制的方式保持信號(hào)同步的用于FPGA芯片的高精度同步模塊。
[0006]本實(shí)用新型的用于FPGA芯片的高精度同步模塊，包括鑒相控制模塊一、鑒相控制模塊二、信號(hào)提取模塊一、信號(hào)提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號(hào)提取模塊一相連，信號(hào)提取模塊一與信號(hào)提取模塊二相連，信號(hào)提取模塊一同時(shí)與反向模塊一相連，信號(hào)提取模塊二同時(shí)與反向模塊二相連，反向模塊一同時(shí)與鑒相控制模塊一相連，反相模塊二同時(shí)與鑒相控制模塊一相連。
[0007]優(yōu)選地，所述鑒相控制模塊一和鑒相控制模塊二都是由一個(gè)信號(hào)仿真波形電路、一個(gè)相差控制電路和導(dǎo)線組成。
[0008]優(yōu)選地，所述信號(hào)提取模塊一和信號(hào)提取模塊二都是由一個(gè)濾波器、一個(gè)振蕩器和一個(gè)分頻器組成。
[0009]優(yōu)選地，所述濾波器為環(huán)路濾波器。
[0010]優(yōu)選地，所述振蕩器為壓控振蕩器。
[0011]本實(shí)用新型的有益效果:通過(guò)兩次校對(duì)對(duì)比控制使得信號(hào)輸入和輸出時(shí)鐘保持同步狀態(tài)。
【附圖說(shuō)明】
[0012]圖1為本實(shí)用新型的邏輯結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0013]下面結(jié)合附圖和具體的實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的闡述。
[0014]如圖一所示，本實(shí)用新型的用于FPGA芯片的高精度同步模塊，包括鑒相控制模塊一、鑒相控制模塊二、信號(hào)提取模塊一、信號(hào)提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號(hào)提取模塊一相連，信號(hào)提取模塊一與信號(hào)提取模塊二相連，信號(hào)提取模塊一同時(shí)與反向模塊一相連，信號(hào)提取模塊二同時(shí)與反向模塊二相連，反向模塊一同時(shí)與鑒相控制模塊一相連，反相模塊二同時(shí)與鑒相控制模塊一相連。所述鑒相控制模塊一和鑒相控制模塊二都是由一個(gè)信號(hào)仿真波形電路、一個(gè)相差控制電路和導(dǎo)線組成。所述信號(hào)提取模塊一和信號(hào)提取模塊二都是由一個(gè)濾波器、一個(gè)振蕩器和一個(gè)分頻器組成。所述濾波器為環(huán)路濾波器。所述振蕩器為壓控振蕩器。
[0015]信號(hào)輸入到鑒相控制模塊一，然后直透通過(guò)，然后直透通過(guò)鑒相控制模塊二，通過(guò)信號(hào)提取模塊一時(shí)，信號(hào)提取模塊通過(guò)分頻器分出一路信號(hào)，然后分出的信號(hào)通過(guò)反相模塊一進(jìn)行反向，然后傳輸?shù)借b相控制模塊二，在鑒相控制模塊二中和正向信號(hào)進(jìn)行對(duì)比，如果結(jié)果不為0，就通過(guò)鑒相控制模塊二進(jìn)行信號(hào)控制達(dá)到同步要求；信號(hào)通過(guò)信號(hào)提取模塊二時(shí)，分出一路信號(hào)，然后分出的信號(hào)通過(guò)反相模塊二反向，最后傳輸?shù)借b相控制模塊一種，在鑒相控制模塊一中和正向信號(hào)進(jìn)行對(duì)比，如果結(jié)果不為0，就通過(guò)鑒相控制模塊一進(jìn)行信號(hào)控制達(dá)到同步要求。
[0016]本領(lǐng)域的普通技術(shù)人員將會(huì)意識(shí)到，這里所述的實(shí)施例是為了幫助讀者理解本實(shí)用新型的原理，應(yīng)被理解為本實(shí)用新型的保護(hù)范圍并不局限于這樣的特別陳述和實(shí)施例。本領(lǐng)域的普通技術(shù)人員可以根據(jù)本實(shí)用新型公開(kāi)的這些技術(shù)啟示做出各種不脫離本實(shí)用新型實(shí)質(zhì)的其它各種具體變形和組合，這些變形和組合仍然在本實(shí)用新型的保護(hù)范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種用于FPGA芯片的高精度同步模塊，其特征在于:包括鑒相控制模塊一、鑒相控制模塊二、信號(hào)提取模塊一、信號(hào)提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號(hào)提取模塊一相連，信號(hào)提取模塊一與信號(hào)提取模塊二相連，信號(hào)提取模塊一同時(shí)與反向模塊一相連，信號(hào)提取模塊二同時(shí)與反向模塊二相連，反向模塊一同時(shí)與鑒相控制模塊一相連，反相模塊二同時(shí)與鑒相控制模塊一相連。2.如權(quán)利要求1所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述鑒相控制模塊一和鑒相控制模塊二都是由一個(gè)信號(hào)仿真波形電路、一個(gè)相差控制電路和導(dǎo)線組成。3.如權(quán)利要求2所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述信號(hào)提取模塊一和信號(hào)提取模塊二都是由一個(gè)濾波器、一個(gè)振蕩器和一個(gè)分頻器組成。4.如權(quán)利要求3所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述濾波器為環(huán)路濾波器。5.如權(quán)利要求4所述的用于FPGA芯片的高精度同步模塊，其特征在于:所述振蕩器為壓控振蕩器。
【專利摘要】本實(shí)用新型公開(kāi)了一種用于FPGA芯片的高精度同步模塊，包括鑒相控制模塊一、鑒相控制模塊二、信號(hào)提取模塊一、信號(hào)提取模塊二，反向模塊一和反向模塊二組成；鑒相控制模塊一與鑒相控制模塊二，劍向控制模塊二與信號(hào)提取模塊一相連，信號(hào)提取模塊一與信號(hào)提取模塊二相連，信號(hào)提取模塊一同時(shí)與反向模塊一相連，信號(hào)提取模塊二同時(shí)與反向模塊二相連，反向模塊一同時(shí)與鑒相控制模塊一相連，反相模塊二同時(shí)與鑒相控制模塊一相連。本實(shí)用新型的有益效果：通過(guò)兩次校對(duì)對(duì)比控制使得信號(hào)輸入和輸出時(shí)鐘保持同步狀態(tài)。
【IPC分類】H03L7/18
【公開(kāi)號(hào)】CN205029645
【申請(qǐng)?zhí)枴緾N201520832958
【發(fā)明人】尹蒞文, 吳燕, 張?jiān)平? 張多
【申請(qǐng)人】成都辰來(lái)科技有限公司
【公開(kāi)日】2016年2月10日
【申請(qǐng)日】2015年10月26日