專利名稱：一種esd保護裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路的保護電路設(shè)計領(lǐng)域，尤其是涉及一種ESD保護裝置。
背景技術(shù)：
在集成電路芯片的制造、封裝和使用過程中，都會出現(xiàn)ESD(Electro StaticDischarge,靜電放電)現(xiàn)象。ESD表現(xiàn)為瞬間的高壓脈沖，這種瞬間釋放的大量電荷極 有可能破壞集成電路內(nèi)部的功能器件。因此，通常在內(nèi)部電路和外部信號源或電源之間 設(shè)置一個保護裝置。
現(xiàn)有的一種ESD保護裝置采用多指NMOS設(shè)計。如圖1所示，其中外圍的矩 形框上布滿了 Buck(簡稱B，即P阱接觸，對于NMOS管一般接地)，每個黑色方塊代 表B的一個通孔；矩形框內(nèi)呈矩陣式排列的每一列都包括并聯(lián)的多個增強型NMOS管 10’ (每個NMOS管的連接電路如圖2所示)；一個多指形的金屬層20’ (通常為銅或 鋁材質(zhì))覆蓋在圖中NMOS管10，的漏極D上，所述金屬層20，與NMOS管10，漏 極D通過填充漏極通孔的鎢插塞進行連接，金屬層20’連接PAD30’ (即電路引腳)。 圖3所示為每行NMOS管10’的截面，相鄰兩個NMOS管10’共用一個漏極D或源極 S，其中源極S和柵極G接地，漏極D接PAD30’，左右兩側(cè)的斜線陰影表示STI(Shallow Trench Isolation,淺槽隔離)。
所述保護裝置的等效電路見圖3中虛線部分，每個NMOS管10，對應(yīng)一個寄 生NPN管，每個寄生NPN管的基極都通過一個寄生的基極電阻與B相連接。當(dāng)有負(fù)的 ESD脈沖加在PAD30，上時(即NMOS的漏極D)，P阱與漏極D的N+構(gòu)成的PN結(jié)正 向偏置導(dǎo)通，泄放ESD電流；當(dāng)有正的ESD脈沖加在PAD30，上時，隨著ESD電壓的 升高，會有一個流向P阱的漏電流，當(dāng)漏電流流過這些基極電阻時會在基極電阻上產(chǎn)生 壓降。由于B端接地(O電位)，基極電阻上的壓降就等于寄生NPN管的基極電位，當(dāng) 基極電位足夠高使得寄生NPN管的基極-發(fā)射極發(fā)生正偏時，寄生NPN管導(dǎo)通并開始泄 放ESD電流。由于各個NMOS管10’的漏電流在相同的漏極電壓下都一樣，所以寄生 NPN管的開啟就取決于基極電阻的大小，而越靠近版圖中間的寄生NPN管，其基極電阻 越大，也就越容易開啟。
當(dāng)PAD加上一個正的ESD脈沖時，位于版圖中間的寄生NPN管先開啟，而此 時兩邊的寄生NPN管并未開啟。隨著ESD電壓越來越高，已開啟的寄生NPN管被燒 毀，但兩邊的寄生NPN管仍無法導(dǎo)通，整個ESD保護裝置導(dǎo)通均勻性差，不能進行有效 的ESD保護。發(fā)明內(nèi)容
本發(fā)明解決的問題是提供一種ESD保護裝置，以解決現(xiàn)有ESD保護裝置導(dǎo)通均 勻性差的問題。3
為解決上述問題，本發(fā)明提供了一種ESD保護裝置，所述裝置為位于P阱中的 多指NMOS保護裝置，所述裝置包括
矩陣式排列的多個增強型NMOS管；所述NMOS管的源極和柵極接地；每個所 述NMOS管的寄生NPN管的基極通過基極電阻接地；
多指形金屬層，所述金屬層覆蓋每一列所述NMOS管的漏極并與所述漏極相鄰 的兩列柵極交疊，所述金屬層連接PAD并與所述漏極連接；所述金屬層與所述柵極交疊 形成寄生電容；
當(dāng)PAD上出現(xiàn)正的ESD脈沖時，所述寄生電容將柵極電壓耦合到正電位，增大 漏極到P阱的漏電流，提高寄生NPN管基極和發(fā)射極的壓降，促進寄生NPN管的基極和 發(fā)射極正偏，使所述寄生NPN管同時導(dǎo)通放電。
優(yōu)選的，所述NMOS管的柵極通過電阻接地。
優(yōu)選的，多個所述NMOS管柵極連接的電阻阻值相同。
本發(fā)明還提供了一種ESD保護裝置，所述裝置為位于N阱中的多指PMOS保護 裝置，所述裝置包括
矩陣式排列的多個增強型PMOS管；所述PMOS管的源極和柵極接地；每個所 述PMOS管的寄生PNP管的基極通過基極電阻接地；
多指形金屬層，所述金屬層覆蓋每一列所述PMOS管的漏極并與所述漏極相鄰 的兩列柵極交疊，所述金屬層連接PAD并與所述漏極連接；所述金屬層與所述柵極交疊 形成寄生電容；
當(dāng)PAD上出現(xiàn)負(fù)的ESD脈沖時，所述寄生電容將柵極電壓耦合到負(fù)電位，增大 漏極到N阱的漏電流，提高寄生PNP管基極和發(fā)射極的壓降，促進寄生PNP管的基極和 發(fā)射極正偏，使所述寄生PNP管同時導(dǎo)通放電。
優(yōu)選的，所述PMOS管的柵極通過電阻接地。
優(yōu)選的，多個所述PMOS管柵極連接的電阻阻值相同。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點
本發(fā)明的ESD保護裝置，通過將與增強型MOS管漏極連接的金屬層加寬，與漏 極相鄰的兩列柵極交疊，形成由金屬層和柵極構(gòu)成的寄生電容；在出現(xiàn)ESD脈沖時，寄 生電容將柵極電壓耦合到一個非零電位，產(chǎn)生足夠的漏電流，使ESD保護裝置的寄生三 極管同時導(dǎo)通放電，降低了導(dǎo)通電壓，導(dǎo)通均勻性好，ESD保護能力得到提高；將柵極 通過電阻接地，更有利于提高柵極電壓，促進ESD保護裝置導(dǎo)通。


圖1是現(xiàn)有ESD保護裝置的示意圖2是圖1中每個NMOS管的電路連接示意圖3是圖1中每行NMOS管的截面示意圖4是現(xiàn)有ESD保護裝置的電壓-電流測試圖5是本發(fā)明ESD保護裝置的示意圖6是本發(fā)明ESD保護裝置第一實施例中每行NMOS管的截面示意圖7是圖6中NMOS管的一個電路連接示意圖8是圖6中NMOS管的另一個電路連接示意圖。
具體實施方式
由于現(xiàn)有的ESD保護裝置，當(dāng)出現(xiàn)ESD電流時，一旦一個或幾個寄生NPN管開 啟，該開啟點所對應(yīng)的電壓就是觸發(fā)電壓(參見圖4中的A點)，以O(shè).lSymCMOS工藝 制程為例，A點對應(yīng)的電壓約9.2V，之后電壓會迅速被拉低，隨后ESD電壓繼續(xù)升高， 流過寄生NPN管的ESD電流越來越大，電壓也在升高，升到圖4中第二個轉(zhuǎn)折點C處 (對于0.18μιη制程該點對應(yīng)的電壓約7.4V)時，電壓再次變小，已開啟的寄生NPN管被 燒毀，C點即為ESD保護裝置的二次擊穿點。整個過程中，只有中間最先開啟的那些寄 生NPN管在放電，兩邊的寄生NPN管由于電壓達(dá)不到其導(dǎo)通電壓(9.2V)而一直未被開 啟，因此，整個ESD保護裝置的寄生NPN管導(dǎo)通不均勻，保護性能差。
為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和具體 實施方式對本發(fā)明實施例作進一步詳細(xì)的說明。
第一實施例
本實施例提供的ESD保護裝置如圖5所示，所述裝置為位于P阱中的多指NMOS 保護裝置，所述裝置包括多個增強型NMOS管10和多指形金屬層20。
所述多個增強型NMOS管10呈矩陣式排列，每一行中的NMOS管10的截面參 見圖6 ；所述NMOS管10的源極S和柵極G接地(參見圖7)；每個所述NMOS管10的 寄生NPN管的基極通過P阱中寄生的基極電阻接地。本實施例中，寄生NPN管的基極 通過基極電阻接地，具體是采用將與P阱接觸的B接地；其中的黑色方塊為鎢插塞。
所述金屬層20覆蓋每一列所述NMOS管10的漏極D并與所述漏極D相鄰的兩 列柵極G交疊，所述金屬層20連接PAD30并與所述漏極D連接，通過金屬層20對矩陣 式排列的所有NMOS管10進行并聯(lián)。由于NMOS管10的柵極G表面具有SO2層，因 此，金屬層20與柵極G交疊形成寄生電容，其絕緣介質(zhì)為Si02。
當(dāng)PAD30上出現(xiàn)正的ESD脈沖時，所述寄生電容將柵極電壓耦合到正電位，由 于熱載流子效應(yīng)等的作用，增大了漏極D到P阱的漏電流，提高寄生NPN管基極和發(fā)射 極的壓降，促進寄生NPN管的基極和發(fā)射極正偏，使所述寄生NPN管同時導(dǎo)通放電。由 此表現(xiàn)為出現(xiàn)ESD電流后，全部寄生NPN管同時導(dǎo)通放電，整個ESD保護裝置導(dǎo)通電壓 降低，導(dǎo)通均勻性較好，ESD保護能力得到很大提高。
由于本實施例中NMOS管10的柵極G接地，當(dāng)柵極電壓被寄生電容耦合到正電 位時，還會被接地端快速拉低成O電位，所以優(yōu)選的，NMOS管10的柵極通過電阻接地 (參見圖8)。由于電阻的延時效應(yīng)，可以使得NMOS管10的柵極電壓被耦合到正電位 后維持一段時間，所述電阻能夠協(xié)助耦合電容提高柵極電壓。優(yōu)選的，多個所述NMOS 管10柵極連接的電阻阻值相同。
本實施例的ESD保護裝置，通過將與NMOS管漏極連接的金屬層加寬，與漏極 相鄰的兩列柵極交疊，形成由金屬層和柵極構(gòu)成的寄生電容；在出現(xiàn)正的ESD脈沖時， 寄生電容將柵極電壓耦合到正電位，使ESD保護裝置的寄生NPN管同時導(dǎo)通放電，降低 了導(dǎo)通電壓，導(dǎo)通均勻性好，ESD保護能力得到提高；將柵極通過電阻接地，更有利于 提高柵極電壓，促進ESD保護裝置導(dǎo)通。
第二實施例
本實施例提供了一種ESD保護裝置(可以參見圖5)，所述裝置為位于N阱中的 多指PMOS保護裝置，所述裝置包括多個增強型PMOS管和多指形金屬層。
所述多個增強型PMOS管呈矩陣式排列；所述PMOS管的源極和柵極接地；每 個所述PMOS管的寄生PNP管的基極通過N阱中的寄生的基極電阻接地。
所述金屬層覆蓋每一列所述PMOS管的漏極并與所述漏極相鄰的兩列柵極交 疊，所述金屬層連接PAD并與所述漏極連接；所述金屬層與所述柵極交疊形成寄生電 容。
當(dāng)PAD上出現(xiàn)負(fù)的ESD脈沖時，所述寄生電容將柵極電壓耦合到負(fù)電位，增大 漏極到N阱的漏電流，提高寄生PNP管基極和發(fā)射極的壓降，促進寄生PNP管的基極和 發(fā)射極正偏，使所述寄生PNP管同時導(dǎo)通放電。
優(yōu)選的，所述PMOS管的柵極通過電阻接地，多個所述PMOS管柵極連接的電 阻阻值相同。
本實施例的ESD保護裝置，通過將與PMOS管漏極連接的金屬層加寬，與漏極 相鄰的兩列柵極交疊，形成由金屬層和柵極構(gòu)成的寄生電容；在出現(xiàn)負(fù)的ESD脈沖時， 寄生電容將柵極電壓耦合到負(fù)電位，使ESD保護裝置的寄生PNP管同時導(dǎo)通放電，降低 了導(dǎo)通電壓，導(dǎo)通均勻性好，ESD保護能力得到提高；將柵極通過電阻接地，更有利于 提高柵極電壓，促進ESD保護裝置導(dǎo)通。
由于第二實施例與第一實施例的相似內(nèi)容較多，因此介紹的比較簡略，相似之 處請參見第一實施例，此處不再贅述。
需要說明的是，在本文中，術(shù)語“包括”、“包含”或者其任何其他變體意在 涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括 那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物 品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個......”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
以上所述僅為本發(fā)明的較佳實施例而已，并非用于限定本發(fā)明的保護范圍。凡 在本發(fā)明的精神和原則之內(nèi)所作的任何修改、等同替換、改進等，均包含在本發(fā)明的保 護范圍內(nèi)。
權(quán)利要求
1.一種ESD保護裝置，其特征在于，所述裝置為位于P阱中的多指NMOS保護裝 置，所述裝置包括矩陣式排列的多個增強型NMOS管；所述NMOS管的源極和柵極接地；每個所述 NMOS管的寄生NPN管的基極通過基極電阻接地；多指形金屬層，所述金屬層覆蓋每一列所述NMOS管的漏極并與所述漏極相鄰的兩 列柵極交疊，所述金屬層連接PAD并與所述漏極連接；所述金屬層與所述柵極交疊形成 寄生電容；當(dāng)PAD上出現(xiàn)正的ESD脈沖時，所述寄生電容將柵極電壓耦合到正電位，增大漏極 到P阱的漏電流，提高寄生NPN管基極和發(fā)射極的壓降，促進寄生NPN管的基極和發(fā)射 極正偏，使所述寄生NPN管同時導(dǎo)通放電。
2.如權(quán)利要求1所述的裝置，其特征在于，所述NMOS管的柵極通過電阻接地。
3.如權(quán)利要求2所述的裝置，其特征在于，多個所述NMOS管柵極連接的電阻阻值 相同。
4.一種ESD保護裝置，其特征在于，所述裝置為位于N阱中的多指PMOS保護裝 置，所述裝置包括矩陣式排列的多個增強型PMOS管；所述PMOS管的源極和柵極接地；每個所述 PMOS管的寄生PNP管的基極通過基極電阻接地；多指形金屬層，所述金屬層覆蓋每一列所述PMOS管的漏極并與所述漏極相鄰的兩 列柵極交疊，所述金屬層連接PAD并與所述漏極連接；所述金屬層與所述柵極交疊形成 寄生電容；當(dāng)PAD上出現(xiàn)負(fù)的ESD脈沖時，所述寄生電容將柵極電壓耦合到負(fù)電位，增大漏極 到N阱的漏電流，提高寄生PNP管基極和發(fā)射極的壓降，促進寄生PNP管的基極和發(fā)射 極正偏，使所述寄生PNP管同時導(dǎo)通放電。
5.如權(quán)利要求4所述的裝置，其特征在于，所述PMOS管的柵極通過電阻接地。
6.如權(quán)利要求5所述的裝置，其特征在于，多個所述PMOS管柵極連接的電阻阻值相同。
全文摘要
一種ESD保護裝置，所述裝置為多指MOS保護裝置，包括矩陣式排列的多個增強型MOS管；MOS管的源極和柵極接地；每個MOS管的寄生三極管的基極通過基極電阻接地；多指形金屬層，金屬層覆蓋每一列MOS管的漏極并與漏極相鄰的兩列柵極交疊，金屬層連接PAD并與漏極連接；金屬層與柵極交疊形成寄生電容。本發(fā)明的ESD保護裝置，在出現(xiàn)ESD脈沖時，寄生電容將柵極電壓耦合到一個非零電位，產(chǎn)生足夠的漏電流，使ESD保護裝置的寄生三極管同時導(dǎo)通放電，降低了導(dǎo)通電壓，導(dǎo)通均勻性好，ESD保護能力得到提高。
文檔編號H02H9/00GK102025135SQ20091019595
公開日2011年4月20日 申請日期2009年9月17日 優(yōu)先權(quán)日2009年9月17日
發(fā)明者何軍, 單毅 申請人:上海宏力半導(dǎo)體制造有限公司