等工藝。其中，曝 光工藝需要使用掩膜板控制光刻膠在不同區(qū)域的曝光度。在陣列基板的整個(gè)制作過(guò)程中， 通常將使用掩膜板的個(gè)數(shù)作為構(gòu)圖工藝的次數(shù)；也就是說(shuō)，進(jìn)行一次構(gòu)圖工藝即為使用一 次掩膜板完成構(gòu)圖。如圖9-1，該方法通過(guò)一次構(gòu)圖工藝，形成了有源層、像素電極區(qū)域、源 電極區(qū)域、漏電極區(qū)域、柵極絕緣層和柵極圖形。
[0090] S103、將所述位于像素電極區(qū)域、源電極區(qū)域和漏電極區(qū)域的圖形進(jìn)行導(dǎo)體化，形 成像素電極、源電極和漏電極。
[0091] 如圖9-2,通過(guò)導(dǎo)體化，將像素電極區(qū)域、源電極區(qū)域、漏電極區(qū)域的金屬氧化物薄 膜分別形成了像素電極、源電極、漏電極。圖9-2中的箭頭表示導(dǎo)體化，導(dǎo)體化可以降低數(shù) 據(jù)線(xiàn)與源電極之間的接觸電阻，也可以使半導(dǎo)體金屬氧化物充當(dāng)像素電極，同時(shí)，因?yàn)橹粚?duì) 像素電極區(qū)域、源電極區(qū)域、漏電極區(qū)域?qū)?yīng)的半導(dǎo)體金屬氧化物薄膜進(jìn)行導(dǎo)體化，所以并 不影響有源層對(duì)應(yīng)的半導(dǎo)體金屬氧化物薄膜的特性。
[0092] 本發(fā)明實(shí)施例提供的陣列基板的制作方法中，通過(guò)層疊成膜和一次構(gòu)圖工藝及導(dǎo) 體化步驟，制得的有源層、源電極、漏電極、像素電極在同一層，柵極絕緣層位于有源層上， 柵極位于柵極絕緣層上，該方法減少了陣列基板的掩膜工藝次數(shù)，縮短了陣列基板的制作 時(shí)間，提高了陣列基板的制作效率，降低了陣列基板的生產(chǎn)成本。
[0093] 較佳地實(shí)施例中，如圖11所示的陣列基板的制作方法中，所述形成像素電極、源 電極和漏電極之后還包括：
[0094] S201、制作覆蓋所述像素電極、源電極、漏電極、柵極的層間介質(zhì)薄膜，通過(guò)一次構(gòu) 圖工藝將所述層間介質(zhì)薄膜形成包含過(guò)孔的層間介質(zhì)，所述過(guò)孔對(duì)應(yīng)所述源電極。
[0095] 層間介質(zhì)是一種絕緣結(jié)構(gòu)，可以使像素電極、源電極、漏電極、柵極與其他部分進(jìn) 行絕緣。層間介質(zhì)的厚度可以是5000/1-6000A，成膜方法可以是PECVD，具體材料可以是 硅的氮化物和二氧化硅（Si02)的復(fù)合薄膜，或者二氧化硅和氮氧化硅（SiON)的復(fù)合薄膜， 或者二氧化硅、氮氧化硅和硅的氮化物的復(fù)合薄膜。
[0096] 過(guò)孔的橫截面可以是V型、T型或U型結(jié)構(gòu)或其他具有相同作用的結(jié)構(gòu)。
[0097] S202、制作覆蓋所述過(guò)孔的數(shù)據(jù)線(xiàn)薄膜，通過(guò)一次構(gòu)圖工藝將所述數(shù)據(jù)線(xiàn)薄膜形 成包含數(shù)據(jù)線(xiàn)的圖形，所述數(shù)據(jù)線(xiàn)通過(guò)所述過(guò)孔與所述源電極連接。
[0098] 優(yōu)選的是，如圖12所示的陣列基板的制作方法，所述通過(guò)一次構(gòu)圖工藝將所述數(shù) 據(jù)線(xiàn)薄膜形成包含數(shù)據(jù)線(xiàn)的圖形之后還包括：
[0099] S301、制作覆蓋所述數(shù)據(jù)線(xiàn)和所述層間介質(zhì)的鈍化層薄膜，通過(guò)一次構(gòu)圖工藝將 所述鈍化層薄膜形成鈍化層。
[0100] 鈍化層可以為二氧化硅單層薄膜，或者二氧化硅和氮氧化硅的復(fù)合薄膜，鈍化層 的厚度可以是2000A -3000A,成膜方法可以是PECVD。鈍化層可以保護(hù)源電極、漏電極、 像素電極、柵極、數(shù)據(jù)線(xiàn)等，避免它們受到氧化腐蝕作用。
[0101] S302、在所述鈍化層上制作公共電極薄膜，通過(guò)一次構(gòu)圖工藝將所述公共電極薄 膜形成包含公共電極的圖形。公共電極的厚度可以為400A-700A，成膜方法可以是磁控 濺射法。
[0102] 如圖13所示，所述通過(guò)一次構(gòu)圖工藝將所述鈍化層薄膜形成鈍化層包括：
[0103] S401、制作覆蓋所述鈍化層薄膜的有機(jī)樹(shù)脂薄膜。
[0104] S402、將所述有機(jī)樹(shù)脂薄膜在鈍化層區(qū)域的有機(jī)樹(shù)脂保留，其他區(qū)域的有機(jī)樹(shù)脂 去除，形成有機(jī)樹(shù)脂層。有機(jī)樹(shù)脂層的設(shè)置，可以降低公共電極和數(shù)據(jù)線(xiàn)之間的寄生電容， 從而降低陣列基板的功耗，也可以使陣列基板的表面平板化。
[0105] S403、將暴露出的鈍化層薄膜去除，形成鈍化層。
[0106] S404、所述在所述鈍化層上制作公共電極薄膜具體為：在所述有機(jī)樹(shù)脂層上制作 公共電極薄膜。
[0107] 該步驟，通過(guò)一次構(gòu)圖工藝形成了鈍化層和有機(jī)樹(shù)脂層，制作工藝簡(jiǎn)便，生產(chǎn)成本 較低。
[0108] 優(yōu)選的實(shí)施例中，在所述通過(guò)一次構(gòu)圖工藝將所述公共電極薄膜形成包含公共電 極的圖形之后，對(duì)陣列基板進(jìn)行退火處理，所述退火溫度為200°C _250°C。退火處理是為了 提高氧化物陣列基板的穩(wěn)定性，同時(shí)降低像素電極的電阻率；退火處理的溫度不應(yīng)高于有 機(jī)樹(shù)脂層的后烘溫度，避免對(duì)有機(jī)樹(shù)脂層造成影響。
[0109] 本發(fā)明另一實(shí)施例中，如圖1、6、7、8、9-1、9-2、14所示，所述通過(guò)一次構(gòu)圖工藝， 將所述半導(dǎo)體金屬氧化物薄膜形成包含有源層以及位于像素電極區(qū)域、源電極區(qū)域、漏電 極區(qū)域的圖形，將所述柵極絕緣薄膜形成包含柵極絕緣層的圖形，將所述柵極薄膜形成包 含柵極的圖形，包括以下步驟：
[0110] S501、在所述柵極薄膜上涂覆光刻膠17 ;通過(guò)半色調(diào)掩膜板對(duì)光刻膠17進(jìn)行一次 曝光、顯影，使得光刻膠形成半保留光刻膠區(qū)域19、全保留光刻膠區(qū)域18和全去除光刻膠 區(qū)域20,半保留光刻膠區(qū)域19包括源電極區(qū)域、漏電極區(qū)域和像素電極區(qū)域，全保留光刻 膠區(qū)域18包括柵極區(qū)域，除半保留光刻膠區(qū)域、全保留光刻膠區(qū)域之外的區(qū)域?yàn)槿コ?刻膠區(qū)域20。
[0111] S502、刻蝕掉全去除光刻膠區(qū)域20對(duì)應(yīng)的柵極薄膜、柵極絕緣薄膜和半導(dǎo)體金屬 氧化物薄膜。
[0112] 刻蝕掉全去除光刻膠區(qū)域20對(duì)應(yīng)的柵極薄膜可以使用SF6和02的混合氣或者 C12和02的混合氣進(jìn)行干法刻蝕，刻蝕掉全去除光刻膠區(qū)域20對(duì)應(yīng)的柵極絕緣薄膜可以使 用CF4和02的混合氣進(jìn)行干法刻蝕，刻蝕掉全去除光刻膠區(qū)域20對(duì)應(yīng)的半導(dǎo)體金屬氧化 物薄膜可以利用濕法刻蝕。
[0113] S503、通過(guò)第一次灰化工藝，去除半保留光刻膠區(qū)域19的光刻膠，且去除全保留 光刻膠區(qū)域18的部分光刻膠。
[0114] S504、刻蝕掉半保留光刻膠區(qū)域19對(duì)應(yīng)的柵極薄膜和柵極絕緣薄膜，以便由所述 柵極薄膜形成包含柵極的圖形，由所述柵極絕緣薄膜形成包含柵極絕緣層的圖形。
[0115] 刻蝕掉半保留光刻膠區(qū)域19對(duì)應(yīng)的柵極薄膜也可以使用SF6和02的混合氣或者 C12和02的混合氣進(jìn)行干法刻蝕，刻蝕掉半保留光刻膠區(qū)域19對(duì)應(yīng)的柵極絕緣薄膜也可以 使用CF4和02的混合氣進(jìn)行干法刻蝕。
[0116] S505、通過(guò)光刻膠剝離工藝，去除全保留光刻膠區(qū)域18的光刻膠。
[0117] 該方法經(jīng)過(guò)一次構(gòu)圖工藝，在所述基板上分別形成有源層以及位于像素電極區(qū) 域、源電極區(qū)域、漏電極區(qū)域的圖形，也形成了柵極絕緣層和柵極，操作簡(jiǎn)單，方便快捷，也 降低了生產(chǎn)成本。
[0118] 進(jìn)一步優(yōu)選的是，所述半導(dǎo)體金屬氧化物薄膜是IGZ0(Indium Gallium Zinc Oxide，銦鎵鋅氧化物）薄膜。所述IGZO薄膜可以使用濺射方法成膜，所述濺射方法成膜時(shí)， 通入Ar和O 2，所述O2占總氣體的體積百分比是15% -30%。
[0119] 源電極、漏電極由IGZO薄膜層形成，代替了現(xiàn)有技術(shù)不透明的金屬薄膜，該方法 直接增大了陣列基板的透過(guò)率，進(jìn)而提升了顯示器的整體開(kāi)口率。IGZO是一種含有銦、鎵和 鋅的非晶氧化物，載流子迀移率是非晶硅的20~30倍，由IGZO薄膜形成的有源層，可以大 大提高TFT對(duì)像素電極的充放電速率，提高像素的響應(yīng)速度，實(shí)現(xiàn)更快的刷新率，同時(shí)更快 的響應(yīng)也大大提高了像素的行掃描速率；因?yàn)檩d流子迀移率較高，降低了顯示器的耗電量， 且相同電流流過(guò)的TFT面積就可以減小，布線(xiàn)也可以減細(xì)，不透光部分的面積減小，能夠獲 得很大的開(kāi)口率。
[0120] 另外，IGZO薄膜進(jìn)行導(dǎo)體化時(shí)，可以使用干刻設(shè)備，利用SF6和He的組合氣體或 者只使用He對(duì)IGZO薄膜進(jìn)行離子化（Plasma)處理，離子化時(shí)長(zhǎng)一般為20s-60s ;或者使 用CF4和02的組合氣體在干刻設(shè)備中對(duì)IGZO薄膜進(jìn)行離子化處理，時(shí)長(zhǎng)可以為20s-60s。 導(dǎo)體化能夠提高IGZO薄膜的載流子迀移率，進(jìn)一步降低功耗。
[0121] 較佳地，所述層間介質(zhì)薄膜的材料為硅的氮化物（SiNx)。硅的氮化物薄膜是由硅 烷（SiH4)和氨氣（NH3)生成，且硅的氮化物（SiNx)中含有氫⑶。氫⑶經(jīng)過(guò)擴(kuò)散作用， 可以與像素電極圖形、源電極圖形和漏電極圖形對(duì)應(yīng)的IGZO薄膜層中的氧（0)結(jié)合，從而 使像素電極區(qū)域、源電極區(qū)域和漏電極區(qū)域?qū)?yīng)的IGZO薄膜層進(jìn)行導(dǎo)體化。制作層間介質(zhì) 薄膜時(shí)，使用硅的氮化物（SiNx)使得暴露出的IGZO薄膜進(jìn)行導(dǎo)體化，省去了單獨(dú)對(duì)暴露出 的IGZO薄膜進(jìn)行導(dǎo)體化的步驟，從而提高了生產(chǎn)效率，降低了生產(chǎn)成本。
[0122] 本發(fā)明另一實(shí)施例中提供一種薄膜晶體管，包括：基板；在所述基板上同層設(shè)置 的有源層、源電極、漏電極；位于所述有源層上的柵極絕緣層；位于所述柵極絕緣層上的柵 極；所述有源層、源電極、漏電極、柵極絕緣層和柵極通過(guò)一次構(gòu)圖工藝形成，所述源電極通 過(guò)所述有源層與所述漏電極連接。
[0123] 本發(fā)明實(shí)施例提供