一種縱向?qū)ǖ腉aN常關(guān)型MISFET器件及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件的技術(shù)領(lǐng)域，更具體地，涉及一種縱向?qū)ǖ腉aN常關(guān)型MISFET器件及其制作方法。
【背景技術(shù)】
[0002]GaN半導(dǎo)體材料具有禁帶寬度大、擊穿電場高、飽和電子漂移速度大和熱導(dǎo)率高等優(yōu)越的性能，以及在異質(zhì)結(jié)界面存在高濃度和高電子迀移率的二維電子氣(2DEG)，與Si材料相比，其更加適合制備高功率大容量、高開關(guān)速度的電力電子器件，成為下一代功率開關(guān)器件的理想替代品。
[0003]GaN功率開關(guān)器件從器件結(jié)構(gòu)上來看分為橫向?qū)ㄆ骷涂v向?qū)ㄆ骷M向?qū)ㄆ骷苯永肁lGaN/GaN異質(zhì)結(jié)2DEG溝道作為器件導(dǎo)通溝道，其有源區(qū)集中在器件外延層表面，器件源極、柵極和漏極都設(shè)計在器件的同一平面上。這種設(shè)計結(jié)構(gòu)是目前GaN基HFET器件常用的器件結(jié)構(gòu)，在低壓下器件能實現(xiàn)低導(dǎo)通電阻及高開關(guān)頻率。但是，在高壓工作環(huán)境下，橫向?qū)℅aN器件存在很大問題，如①在柵極邊緣易形成電場集邊效應(yīng)，器件易擊穿此外，由于異質(zhì)結(jié)構(gòu)勢皇層表面缺陷態(tài)電離以及GaN外延層內(nèi)受主陷阱電離等效應(yīng)，會造成器件的電流崩塌，使器件性能劣化?？v向?qū)ㄆ骷鄬M向器件具有明顯優(yōu)勢:①其源極位于異質(zhì)結(jié)勢皇層上，漏極位于導(dǎo)電襯底之下，利用柵極控制縱向的導(dǎo)電通道，提高了單位面積芯片功率，增大了芯片利用效率；②電流縱向分布于器件內(nèi)，電場分布更加均勻，有效提高器件擊穿電壓；③其高場區(qū)域在材料內(nèi)部，遠(yuǎn)離表面，從而可以弱化表面態(tài)的影響而減緩電流崩塌效應(yīng)；因此，縱向?qū)℅aN開關(guān)器件更加適合應(yīng)用在大功率、高電壓的工作環(huán)境中。
[0004]目前，基于AlGaN/GaN的異質(zhì)結(jié)和絕緣柵極結(jié)構(gòu)的縱向?qū)ńY(jié)構(gòu)MISFET可以實現(xiàn)低導(dǎo)通電阻，高電壓，大導(dǎo)通電流等特性，但是這種器件多為常開型器件。本研宄小組的自主專利技術(shù)(中國發(fā)明專利申請?zhí)?201110094519.7)提出了采用選擇區(qū)域生長法(SAG)制備縱向?qū)ǔｊP(guān)型GaN場效應(yīng)晶體管，該器件將AlGaN/GaN異質(zhì)結(jié)構(gòu)和凹槽柵MOS結(jié)構(gòu)相結(jié)合，通過二次外延生長的方式形成U型槽柵結(jié)構(gòu)，可以有效地克服傳統(tǒng)干法刻蝕對柵溝道的晶格損傷。這種器件制備方法和結(jié)構(gòu)設(shè)計中的關(guān)鍵之一在于，如何在輕摻的η型GaN二次生長界面上實現(xiàn)高質(zhì)量P型GaN (電子阻擋層)的二次外延生長及在此P型GaN的基礎(chǔ)上繼續(xù)生長高質(zhì)量的AlGaN/GaN異質(zhì)結(jié)構(gòu)，這是確保實現(xiàn)低通態(tài)電阻和良好電流路徑限制能力以及具備良好關(guān)斷特性的基礎(chǔ)。
[0005]在二次生長中，往往存在雜質(zhì)元素背景摻雜。如美國喬治亞理工學(xué)院的W.Lee等人曾報道在GaN 二次生長界面存在高濃度的Si雜質(zhì)，其對異質(zhì)結(jié)構(gòu)溝道2DEG濃度和迀移率有很大影響(參見文獻(xiàn):W.Lee, J.-H.Ryou, D.Yoo, et al.0ptimizat1n of Fedoping at the regrowth interface of GaN for applicat1ns to Ill-nitride—basedheterostructure field-effeet transistors.APPLIED PHYSICS LETTERS 90，093509(2007) )o尤其在選擇區(qū)域生長技術(shù)制備縱向?qū)℅aN常關(guān)型場效應(yīng)晶體管中，二次生長的電子阻擋層直接與二次生長界面相接觸，其極易被二次生長界面背景摻雜元素污染，導(dǎo)致電子阻擋層質(zhì)量劣化，器件性能不能得到保證。此外，電子阻擋層中的P型摻雜元素在高溫生長環(huán)境下會擴(kuò)散進(jìn)入異質(zhì)結(jié)構(gòu)有源區(qū)，一方面弱化了電子阻擋層電學(xué)特性，另外異質(zhì)結(jié)構(gòu)溝道2DEG濃度及迀移率也會被劣化。

【發(fā)明內(nèi)容】

[0006]本發(fā)明為克服上述現(xiàn)有技術(shù)所述的至少一種缺陷，發(fā)明目的主要在于改善現(xiàn)有技術(shù)方案中電子阻擋層的性能，提高電子阻擋層激活空穴量，增強(qiáng)其對柵極控制能力；同時優(yōu)化異質(zhì)結(jié)構(gòu)溝道，提高2DEG濃度，提升其迀移率，提供一種能夠?qū)崿F(xiàn)低導(dǎo)通電阻、高閾值電壓、開關(guān)控制能力高、性能穩(wěn)定可靠的縱向?qū)℅aN常關(guān)型MISFET器件及其制作方法。
[0007]本發(fā)明采用選擇區(qū)域生長法制備縱向?qū)ǔｊP(guān)型GaN場效應(yīng)晶體管。選擇區(qū)域生長一般需要圖形化的掩膜層(常用的如S12)來選擇需要生長的區(qū)域，但是這種掩膜工藝過程中會遇到以下問題:采用腐蝕工藝去除掩膜層時很難將其腐蝕干凈，在二次生長界面會有大量雜質(zhì)殘留(如Si)，在二次外延生長中，該殘留的雜質(zhì)元素在高溫生長環(huán)境下極易向上擴(kuò)散至電子阻擋層中，從而與該電子阻擋層的P型摻雜元素(常用的如Mg)發(fā)生補(bǔ)償作用，嚴(yán)重地劣化了該電子阻擋層的質(zhì)量，造成器件性能大幅度下降。此外，電子阻擋層中的P型摻雜元素在高溫生長環(huán)境下會擴(kuò)散進(jìn)入異質(zhì)結(jié)構(gòu)有源區(qū)，一方面電子阻擋層中P型摻雜元素的減少降低了該層電學(xué)特性，另外擴(kuò)散進(jìn)入異質(zhì)結(jié)構(gòu)的P型雜質(zhì)會耗盡溝道2DEG及降低其迀移率。
[0008]本發(fā)明的制作方法，通過二次外延生長兩層雜質(zhì)過濾層，以實現(xiàn)二次外延生長出高質(zhì)量的電子阻擋層和異質(zhì)結(jié)構(gòu)溝道，從而提高器件的開關(guān)控制能力，降低導(dǎo)通電阻，改善器件性能。
[0009]為解決上述技術(shù)問題，本發(fā)明采用的技術(shù)方案是:一種縱向?qū)ǖ腉aN常關(guān)型MISFET器件，包括柵極、源極、漏極、絕緣層、導(dǎo)電GaN襯底和其上的外延層，所述外延層包括一次外延生長的η型輕摻雜GaN層和其上的選擇區(qū)域生長的二次外延層，所述二次外延層自下至上為第一雜質(zhì)過濾層、電子阻擋層、第二雜質(zhì)過濾層、非摻雜外延GaN層和異質(zhì)結(jié)構(gòu)勢皇層，二次外延生長后形成凹槽溝道，凹槽溝道和異質(zhì)結(jié)構(gòu)勢皇層的表面覆蓋絕緣層，柵極覆蓋于絕緣層上的凹槽溝道處，刻蝕絕緣層兩端形成源極區(qū)域，源極區(qū)域處蒸鍍歐姆金屬形成與異質(zhì)結(jié)勢皇層接觸的源極，漏極歐姆接觸金屬置于導(dǎo)電GaN襯底背面。
[0010]所述的凹槽呈U型或梯型結(jié)構(gòu)。
[0011]所述導(dǎo)電GaN襯底為重?fù)诫sGaN襯底，所述導(dǎo)電GaN襯底也可以由低阻娃襯底或低阻碳化硅和導(dǎo)電緩沖層組成；所述重?fù)诫sGaN襯底，其摻雜濃度在118以上，在這個數(shù)值之下為輕摻雜；所述η型輕摻雜GaN層的厚度為1_50 μπι。
[0012]所述η型輕摻雜GaN層和二次外延層之間還含有η型重?fù)诫sGaN層，其厚度為10-100 nm。
[0013]所述第一雜質(zhì)過濾層和第二雜質(zhì)過濾層材料為含鋁氮化物，包括但不限于AlGaN、AlInN, AlInGaN, AlN中的一種或任意幾種的組合，厚度為1-500 nm，且鋁組分濃度可變化。
[0014]所述電子阻擋層材料為P型摻雜的GaN層或者摻雜高阻GaN層，亦可為p型摻雜的AlGaN層或者摻雜高阻AlGaN層，所述摻雜高阻層GaN層和AlGaN層的摻雜元素包括但不限于碳或鐵，所述電子阻擋層厚度為10-500 nm;所述非摻雜GaN層的厚度為10 - 500nm ；
所述非摻雜GaN層與所述異質(zhì)結(jié)構(gòu)勢皇層之間還生長一 AlN層，所述AlN層厚度為1-10 nm0
[0015]所述異質(zhì)結(jié)構(gòu)勢皇層材料包括但不限于AlGaN、AlInN, InGaN, AlInGaN, AlN中的一種或任意幾種的組合，所述異質(zhì)結(jié)構(gòu)勢皇層厚度為5-50 nm。
[0016]所述絕緣層材料包括但不限于Si02、SiNx、Al203、AlN、HfO2、Mg0、Sc203、Ga203、AlHfOx或HfS1N中的一種或任意幾種的堆疊組合，所述絕緣層厚度為1-100 nm ;所述源極和漏極材料包括但不限于Ti/Al/Ni/Au合金、Ti/Al/Ti/Au合金或Ti/Al/Mo/Au合金，其他能夠?qū)崿F(xiàn)歐姆接觸的各種金屬或合金均可作為源極和漏極材料；所述柵極材料包括但不限于Ni/Au合金、Pt/Al合金或Pd/Au合金，其他能夠?qū)崿F(xiàn)高閾值電壓的各種金屬或合金均可作為柵極材料。
[0017]一種所述縱向?qū)ǖ腉aN常關(guān)型MISFET器件的制作方法，包括以下步驟:
51、在導(dǎo)電GaN襯底上一次外延生長η型輕摻雜GaN層；
52、在η型輕摻雜GaN層上生長一層S1jl，作為掩膜層；
53、通過光刻的方法，保留形成柵極區(qū)域之上的掩膜層；
54、選擇區(qū)域二次外延生長第一雜質(zhì)過濾層、電子阻擋層、第二雜質(zhì)過濾層、非摻雜GaN層和異質(zhì)結(jié)構(gòu)勢皇層，形成凹槽柵極；
55、去除柵極區(qū)域之上的掩膜層；
56、在異質(zhì)結(jié)勢皇層和凹槽部位沉積柵極的絕緣層；
57、干法刻蝕完成器件隔離，同時在絕緣層刻蝕出源極歐姆接觸區(qū)域；
58、在源極區(qū)域蒸鍍上源極歐姆接觸金屬，在導(dǎo)電GaN襯底背面蒸鍍上漏極歐姆接觸金屬；
59、在凹槽處絕緣層上柵極區(qū)域蒸鍍柵極金屬。
[0018]所述步驟SI中的η型輕摻雜GaN層和步驟S4中的第一雜質(zhì)過濾層、電子阻擋層、第二雜質(zhì)過濾層、非摻雜GaN層及異質(zhì)結(jié)構(gòu)勢皇層的生長方法為金屬有機(jī)化學(xué)氣相沉積法或分子束外延法；
所述步驟S2中掩膜層以及步驟S5中絕緣層的生長方法為等離子體增強(qiáng)化學(xué)氣相沉積法、原子層沉積法、物理氣相沉積法或磁控濺射法。
[0019]與現(xiàn)有技術(shù)相比，有益效果是:本發(fā)明提出了一種縱向?qū)ǖ腉aN常關(guān)型MISFET器件及其制作方法，該器件采用二次外延生長技術(shù)，在η型輕摻GaN層上，二次外延生長雜質(zhì)過濾層1、電子阻擋層、雜質(zhì)過濾層2、非摻雜GaN層以及異質(zhì)結(jié)勢皇層，利用雜質(zhì)過濾層對雜質(zhì)的阻擋功能，有效阻擋二次生長界面處雜質(zhì)在高溫生長環(huán)境下向二次外延層擴(kuò)散，并有效阻擋電子阻擋層中的P型元素向異質(zhì)結(jié)構(gòu)中擴(kuò)散，從而降低電子阻擋層中的P型元素的損耗，提高了電子阻擋層激活空穴量，增強(qiáng)其對柵極控制能力，同時提高了 2DEG濃度，提升其迀移率，使器件獲得了低導(dǎo)通電阻、高的閾值電壓和良好關(guān)斷特性。
【附圖說明】
[0020]圖1-9為本發(fā)明實施例1的器件制作方法工藝示意圖； 圖10為本發(fā)明實施例2的器件結(jié)構(gòu)示意圖；
圖11為本發(fā)明實施例3的器件結(jié)構(gòu)示意圖；
圖12為本發(fā)明實施例4的器件結(jié)構(gòu)示意圖；
圖13為薄層AlGaN雜質(zhì)過濾層對GaN外延結(jié)構(gòu)中Si雜質(zhì)控制的實驗數(shù)據(jù)圖。
【具體實施方式】
[0021]附圖僅用于示例性說明，不