半導(dǎo)體器件及制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明一般地涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及半導(dǎo)體器件及其制造方法。
【背景技術(shù)】
[0002]諸如MUGFET(多柵極場(chǎng)效應(yīng)晶體管)的晶體管包括源極區(qū)域、漏極區(qū)域、柵極以及源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域。如其名稱所表明的，MUGFET通常包括多于一個(gè)的柵極。在一些MUGFET中，通過單個(gè)柵電極控制多個(gè)柵極，其中多柵極表面電性地用作單個(gè)柵極來控制流過溝道區(qū)域的電流。

【發(fā)明內(nèi)容】

[0003]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種半導(dǎo)體器件，包括:溝道區(qū)域，設(shè)置在源極區(qū)域和漏極區(qū)域之間；柵極結(jié)構(gòu)，位于所述溝道區(qū)域上方，包括:第一側(cè)壁；第二側(cè)壁；和頂部；層間介電(ILD)層，鄰近所述柵極結(jié)構(gòu)；以及ILD應(yīng)力層，鄰近所述柵極結(jié)構(gòu)的頂部且位于所述ILD層上方。
[0004]該半導(dǎo)體器件包括:第一應(yīng)力記憶區(qū)域，鄰近所述柵極結(jié)構(gòu)的頂部。
[0005]該半導(dǎo)體器件包括:第二應(yīng)力記憶區(qū)域，位于所述溝道區(qū)域中。
[0006]在該半導(dǎo)體器件中，所述ILD應(yīng)力層包括:S1、Ge、Ar、Xe、N、F、BFjPAs中的至少一種。
[0007]在該半導(dǎo)體器件中，所述ILD應(yīng)力層的厚度為大約5至大約40nm。
[0008]該半導(dǎo)體器件包括:第一柵極間隔件，與所述第一側(cè)壁相鄰；以及第二柵極間隔件，與所述第二側(cè)壁相鄰。
[0009]該半導(dǎo)體器件包括:接觸蝕刻停止層(CESL)，位于所述源極區(qū)域、所述漏極區(qū)域、所述第一側(cè)壁和所述第二側(cè)壁中的至少一個(gè)以及所述ILD層和所述ILD應(yīng)力層中的至少一個(gè)之間。
[0010]在該半導(dǎo)體器件中，所述半導(dǎo)體器件為MUGFET。
[0011]根據(jù)本發(fā)明的另一方面，提供一種半導(dǎo)體器件，包括:溝道區(qū)域，設(shè)置在源極區(qū)域和漏極區(qū)域之間；柵極結(jié)構(gòu)，位于所述溝道區(qū)域上方，包括:第一側(cè)壁；第二側(cè)壁；和頂部；層間介電(ILD)層，鄰近所述柵極結(jié)構(gòu)；ILD應(yīng)力層，鄰近所述柵極結(jié)構(gòu)的頂部且位于所述ILD層上方；以及第一應(yīng)力記憶區(qū)域，鄰近所述柵極結(jié)構(gòu)的頂部。
[0012]該半導(dǎo)體器件，包括:第二應(yīng)力記憶區(qū)域，位于所述溝道區(qū)域中。
[0013]在該半導(dǎo)體器件中，所述ILD應(yīng)力層包括:S1、Ge、Ar、Xe、N、F、BFjPAs中的至少一種。
[0014]在該半導(dǎo)體器件中，所述ILD應(yīng)力層的厚度為大約5nm至大約40nm。
[0015]根據(jù)本發(fā)明的又一方面，提供了一種形成半導(dǎo)體器件的方法，包括:在襯底上方形成偽柵極結(jié)構(gòu)，所述偽柵極結(jié)構(gòu)包括:第一側(cè)壁；第二側(cè)壁；和第一偽多晶硅層，位于所述第一側(cè)壁和所述第二側(cè)壁之間；形成與所述第一側(cè)壁相鄰的第一柵極間隔件；形成與所述第二側(cè)壁相鄰的第二柵極間隔件；在所述襯底上方形成層間介電(ILD)層；對(duì)所述ILD層和所述第一偽多晶硅層中的至少一個(gè)執(zhí)行注入；以及執(zhí)行退火，從而形成位于所述ILD層上方的ILD應(yīng)力層和位于所述第一偽多晶硅層上方的第二偽多晶硅層中的至少一個(gè)，所述第二偽多晶硅層的第二粒度不同于所述第一偽多晶硅層的第一粒度。
[0016]該方法包括:去除所述偽柵極結(jié)構(gòu)以形成開口 ；在所述開口中形成柵極堆疊件；以及在所述柵極堆疊件上方形成金屬柵極。
[0017]該方法包括:形成第一應(yīng)力記憶區(qū)域和第二應(yīng)力記憶區(qū)域中的至少一個(gè)。
[0018]在該方法中，通過所述ILD應(yīng)力層的擴(kuò)展形成所述第一應(yīng)力記憶區(qū)域。
[0019]在該方法中，通過所述溝道區(qū)域中的壓縮應(yīng)變形成所述第二應(yīng)力記憶區(qū)域，所述壓縮應(yīng)變來源于所述第二粒度與所述第一粒度的差異。
[0020]在該方法中，執(zhí)行所述退火包括:執(zhí)行快速熱退火(RTA)、動(dòng)態(tài)尖峰退火(DSA)、激光尖峰退火(LSA)、閃光退火、亞秒退火(SSA)、和超亞秒退火(uSSA)中的至少一種。
[0021]在該方法中，在大約700°C至大約1300°C的溫度下執(zhí)行所述退火。
[0022]在該方法中，形成所述ILD層包括:執(zhí)行可流動(dòng)化學(xué)汽相沉積(FCVD)。
【附圖說明】
[0023]圖1是根據(jù)一些實(shí)施例的用于制造半導(dǎo)體器件的方法的示意圖。
[0024]圖2是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0025]圖3是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0026]圖4是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0027]圖5是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0028]圖6是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0029]圖7是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0030]圖8是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0031]圖9是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0032]圖10是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0033]圖1la是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0034]圖1lb是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的截面圖。
[0035]圖12a是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0036]圖12b是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的截面圖。
[0037]圖13是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0038]圖14是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的立體圖。
[0039]圖15a是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的截面圖。
[0040]圖15b是根據(jù)一些實(shí)施例的制造期間的半導(dǎo)體器件的截面圖。
【具體實(shí)施方式】
[0041]現(xiàn)在將參照附圖描述本發(fā)明的主題，在整個(gè)說明書中，類似的參考標(biāo)號(hào)通常用于表示類似的元件。在以下描述中，為了說明的目的，闡述多個(gè)具體細(xì)節(jié)以提供對(duì)所要求主題的理解。然而，應(yīng)該理解，在不具有這些細(xì)節(jié)的情況下也可以實(shí)施所要求的主題。在其他情況下，以框圖形式示出結(jié)構(gòu)和器件以便于理解所要求主題的描述。
[0042]本文提供了一種或多種半導(dǎo)體器件以及用于形成這些半導(dǎo)體器件的一種或多種方法。在一些實(shí)施例中，半導(dǎo)體器件包括MUGFET器件，諸如多柵極晶體管或鰭式多柵極晶體管。在一些實(shí)施例中，半導(dǎo)體器件包括PFET和NFET中的至少一種。
[0043]參照?qǐng)D1，示出了根據(jù)一些實(shí)施例的用于制造半導(dǎo)體器件200的方法100的流程圖。還參照?qǐng)D2至圖15b，示出了根據(jù)一些實(shí)施例(諸如根據(jù)圖1的方法100)的處于各個(gè)制造階段的半導(dǎo)體器件200的示圖。在一些實(shí)施例中，以CMOS流程來制造半導(dǎo)體器件200的部分。在一些實(shí)施例中，至少在圖1的方法100之前、期間或之后設(shè)置附加工藝。
[0044]在步驟102中，如圖2所示，提供襯底202。在一些實(shí)施例中，襯底202為體硅襯底。根據(jù)一些實(shí)施例，襯底202包括晶圓或由晶圓形成的管芯。在一些實(shí)施例中，襯底202包括硅、鍺、硅鍺、碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦和銻化銦中的至少一種。在一些實(shí)施例中，襯底202為絕緣體上硅(SOI)襯底。在一些實(shí)施例中，使用注氧隔離(SMOX)和