r>[0059] 圖4為本發(fā)明另一實(shí)施例中的陣列基板的截面示意圖。
[0060] 圖5為本發(fā)明一實(shí)施例中的在基板上依次層疊制作半導(dǎo)體金屬氧化物薄膜、柵極 絕緣薄膜、柵極薄膜后的截面示意圖。
[0061] 圖6為本發(fā)明一實(shí)施例中的通過一次構(gòu)圖工藝，形成像素電極區(qū)域、源電極區(qū)域、 漏電極區(qū)域、柵極絕緣層和柵極的圖形過程中涂覆掩膜光刻膠后的截面示意圖。
[0062] 圖7為本發(fā)明一實(shí)施例中的通過一次構(gòu)圖工藝，形成像素電極區(qū)域、源電極區(qū)域、 漏電極區(qū)域、柵極絕緣層和柵極的圖形過程中，刻蝕掉全去除光刻膠區(qū)域?qū)?yīng)的柵極薄膜、 柵極絕緣薄膜和半導(dǎo)體金屬氧化物薄膜后的截面示意圖。
[0063] 圖8為本發(fā)明一實(shí)施例中的通過一次構(gòu)圖工藝，形成像素電極區(qū)域、源電極區(qū)域、 漏電極區(qū)域、柵極絕緣層和柵極的圖形過程中，通過第一次灰化工藝，去除半保留光刻膠區(qū) 域的光刻膠，且去除全保留光刻膠區(qū)域的部分光刻膠后的截面示意圖。
[0064] 圖9-1為本發(fā)明一實(shí)施例中的通過一次構(gòu)圖工藝，形成像素電極區(qū)域、源電極區(qū) 域、漏電極區(qū)域、柵極絕緣層和柵極的圖形過程中，刻蝕掉半保留光刻膠區(qū)域?qū)?yīng)的柵極薄 膜和柵極絕緣薄膜后的截面示意圖。
[0065] 圖9-2為本發(fā)明一實(shí)施例中的通過一次構(gòu)圖工藝，形成像素電極區(qū)域、源電極區(qū) 域、漏電極區(qū)域、柵極絕緣層和柵極的圖形過程中，刻蝕掉半保留光刻膠區(qū)域?qū)?yīng)的柵極薄 膜和柵極絕緣薄膜后，進(jìn)行導(dǎo)體化的截面示意圖。
[0066] 圖10為本發(fā)明一實(shí)施例中的陣列基板的制作方法流程示意圖。
[0067] 圖11為本發(fā)明一實(shí)施例中的陣列基板的制作方法部分流程示意圖。
[0068] 圖12為本發(fā)明一實(shí)施例中的陣列基板的制作方法部分流程示意圖。
[0069] 圖13為本發(fā)明一實(shí)施例中的陣列基板的制作方法中，將鈍化層薄膜形成鈍化層 的流程示意圖。
[0070] 圖14為本發(fā)明一實(shí)施例中的陣列基板的制作方法部分流程示意圖。
[0071] 附圖標(biāo)記：1-基板，2-有源層，3-源電極，4-漏電極，5-像素電極，6-柵極絕緣 層，7-柵極，8-層間介質(zhì)，9-過孔，10-數(shù)據(jù)線，11-鈍化層，12-有機(jī)樹脂層，13-公共電極， 14-半導(dǎo)體金屬氧化物薄膜，15-柵極絕緣薄膜，16-柵極薄膜，17-光刻膠，18-全保留光刻 膠區(qū)域，19-半保留光刻膠區(qū)域，20-全去除光刻膠區(qū)域。
【具體實(shí)施方式】
[0072] 下面將結(jié)合本發(fā)明實(shí)施例中的附圖，對本發(fā)明實(shí)施例中的技術(shù)方案進(jìn)行清楚、完 整地描述，顯然，所描述的實(shí)施例僅僅是本發(fā)明一部分實(shí)施例，而不是全部的實(shí)施例?；?本發(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他 實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0073] 眾所周知，薄膜晶體管（TFT)包括：柵極、源電極和漏電極。通常來講，TFT的源電 極和漏電極可以視為等同的；即除TFT中除柵極以外的兩極中，可以將其中任一個(gè)稱為源 電極、另一極稱為漏電極。具體的，在本發(fā)明實(shí)施例中為了避免稱謂所導(dǎo)致的混淆，將TFT 與數(shù)據(jù)線電性連接一極稱為源電極、將TFT與像素電極電性連接的一極稱為漏電極。當(dāng)然， 若是將TFT與數(shù)據(jù)線電性連接一極稱為漏電極，將TFT與像素電極電性連接的一極稱為源 電極，也是可以的。
[0074] 本發(fā)明一實(shí)施例中提供一種陣列基板，如圖1所示，包括：基板1 ;在基板1上同層 設(shè)置的有源層2、源電極3、漏電極4、像素電極5 ;位于所述有源層上的柵極絕緣層6 ;位于 所述柵極絕緣層上的柵極7 ;所述有源層2、源電極3、漏電極4、像素電極5、柵極絕緣層6和 柵極7通過一次構(gòu)圖工藝形成，所述源電極3通過所述有源層2與所述漏電極4連接。
[0075] 本發(fā)明實(shí)施例中，如圖1所示，源電極3通過有源層2與漏電極4連接，漏電極4 與像素電極5連接。這些是基于本發(fā)明實(shí)施例的精神進(jìn)行的略微改變，均應(yīng)落入本發(fā)明的 保護(hù)范圍。
[0076] 本發(fā)明實(shí)施例提供的陣列基板中，有源層、源電極、漏電極、像素電極設(shè)置在同一 層，柵極絕緣層位于有源層上，柵極位于柵極絕緣層上，簡化了現(xiàn)有技術(shù)的陣列基板的結(jié) 構(gòu)，方便了有源層、源電極、漏電極、像素電極、柵極絕緣層和柵極通過一次構(gòu)圖工藝形成， 且有源層、源電極、漏電極、像素電極、柵極絕緣層和柵極通過一次構(gòu)圖工藝形成，減少了陣 列基板的掩膜工藝次數(shù)，縮短了陣列基板的制作時(shí)間，提高了陣列基板的制作效率，降低了 陣列基板的生產(chǎn)成本。
[0077] 需要說明的是，對于陣列基板而言，一般還需設(shè)置數(shù)據(jù)線。對于本實(shí)施例而言較佳 地，如圖2所示的陣列基板還包括：位于像素電極5、源電極3、漏電極4、柵極7上的層間介 質(zhì)（Inter Level Dielectric，簡稱ILD)8,層間介質(zhì)8包括對應(yīng)所述源電極3的過孔9;位 于層間介質(zhì)8上的數(shù)據(jù)線10,數(shù)據(jù)線10通過過孔9與源電極3連接。數(shù)據(jù)線采取該方法設(shè) 置可以方便前期制作的源電極、漏電極、像素電極進(jìn)行進(jìn)一步處理（如導(dǎo)體化處理）。實(shí)際 運(yùn)用過程中，也可以將數(shù)據(jù)線與源電極進(jìn)行同層設(shè)置。數(shù)據(jù)線的材質(zhì)可以為鋁、銅或其他導(dǎo) 電性能較好的金屬材質(zhì)。
[0078] 層間介質(zhì)8是一種絕緣結(jié)構(gòu)，可以使像素電極5、源電極3、漏電極4、柵極7與其他 部分進(jìn)行絕緣。層間介質(zhì)8的厚度可以是5000 A -6000 A，層間介質(zhì)8的具體材料可以 是SiNx、SiON或者SiO2的單層薄膜，或者是硅的氮化物（SiNx)和二氧化硅（Si02)的復(fù)合 薄膜（即是硅的氮化物薄膜和二氧化硅薄膜構(gòu)成的復(fù)合薄膜），或者二氧化硅和氮氧化硅 (SiON)的復(fù)合薄膜（即是二氧化硅薄膜和氮氧化硅薄膜構(gòu)成的復(fù)合薄膜），或者二氧化硅、 氮氧化硅和硅的氮化物的復(fù)合薄膜（即是二氧化硅薄膜、氮氧化硅薄膜和硅的氮化物薄膜 構(gòu)成的復(fù)合薄膜）。
[0079] 過孔9的橫截面可以是V型、T型或U型結(jié)構(gòu)或其他具有相同作用的結(jié)構(gòu)。圖2所 示的是V型結(jié)構(gòu)。
[0080] 為了保護(hù)源電極、漏電極、像素電極、柵極、數(shù)據(jù)線等，避免它們受到氧化腐蝕作 用，如圖3、4所示的陣列基板還包括：位于數(shù)據(jù)線10和層間介質(zhì)8上的鈍化層11 ;位于鈍 化層11上的公共電極13。
[0081] 鈍化層11可以為二氧化硅單層薄膜，或者二氧化硅和氮氧化硅的復(fù)合薄膜，鈍化 層的厚度可以是2000 A -3000 A;公共電極13的厚度可以為400A-700A。
[0082] 另一優(yōu)選實(shí)施例中，所述陣列基板還包括：位于鈍化層11上的有機(jī)樹脂層12,公 共電極13位于有機(jī)樹脂層12上，如圖4所示。有機(jī)樹脂層的設(shè)置，可以降低公共電極和數(shù) 據(jù)線之間的寄生電容，從而降低陣列基板的功耗，也可以使陣列基板的表面平板化。
[0083] 本發(fā)明另一實(shí)施例中，如圖10所示的陣列基板的制作方法，包括以下步驟：
[0084] S101、在基板上依次層疊制作半導(dǎo)體金屬氧化物薄膜14、柵極絕緣薄膜15、柵極 薄膜16。
[0085] 如圖5所示的在基板上依次層疊制作半導(dǎo)體金屬氧化物薄膜、柵極絕緣薄膜、柵 極薄膜后的截面示意圖。在基板上制作半導(dǎo)體金屬氧化物薄膜，可以使用濺射方法沉積成 膜，金屬氧化物薄膜的材料可以是IGZO(Indium Gallium ZincOxide，銦鎵鋅氧化物）或 ΙΤΖ0(銦錫鋅氧化物），半導(dǎo)體金屬氧化物薄膜的厚度一般為400A-500A。
[0086] 制作柵極絕緣薄膜時(shí)，是在形成有金屬氧化物薄膜的基板上制作的。制作方 法可以為PECVD(等離子體增強(qiáng)化學(xué)氣相沉積法），柵極絕緣薄膜層的總厚度可以為 2000Α-4000Α,柵極絕緣薄膜可以是單層的二氧化硅薄膜，也可以是硅的氮化物和二氧 化硅的復(fù)合薄膜（即是硅的氮化物薄膜和二氧化硅薄膜構(gòu)成的復(fù)合薄膜），或者是硅的氮 化物、氮氧化硅和二氧化硅的復(fù)合薄膜。若柵極絕緣薄膜層是硅的氮化物和二氧化硅的復(fù) 合薄膜，或硅的氮化物、氮氧化硅和二氧化硅的復(fù)合薄膜，優(yōu)選的是，將二氧化硅薄膜與半 導(dǎo)體金屬氧化物薄膜接觸，應(yīng)避免硅的氮化物薄膜或氮氧化硅薄膜直接與半導(dǎo)體金屬氧化 物薄膜接觸，這是因?yàn)楣璧牡锉∧せ虻趸璞∧づc半導(dǎo)體金屬氧化物薄膜接觸時(shí)， 尤其是與IGZO薄膜接觸時(shí)，硅的氮化物薄膜或氮氧化硅薄膜中的氫（H)會對半導(dǎo)體金屬氧 化物薄膜進(jìn)行導(dǎo)體化，從而影響了半導(dǎo)體金屬氧化物薄膜的特性。
[0087] 制作柵極薄膜時(shí)，是在形成有柵極絕緣薄膜的基板上制作的。制作方法可以為濺 射沉積，柵極薄膜的材料可以為鉬（Μ〇)、鋁（Al)等金屬，厚度為2000Α-4000Α。
[0088] S102、通過一次構(gòu)圖工藝，將半導(dǎo)體金屬氧化物薄膜14形成包含有源層以及位于 像素電極區(qū)域、源電極區(qū)域、漏電極區(qū)域的圖形，將所述柵極絕緣薄膜形成包含柵極絕緣層 的圖形，將所述柵極薄膜形成包含柵極的圖形；所述源電極通過所述有源層與所述漏電極 連接。
[0089] 所述通過一次構(gòu)圖工藝，具體包括涂覆光刻膠、曝光、顯影、刻蝕