陣列基板、薄膜晶體管及制作方法、顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明屬于顯示技術(shù)領(lǐng)域，尤其涉及一種陣列基板、薄膜晶體管及制作方法、顯示 裝置。
【背景技術(shù)】
[0002] 隨著顯示技術(shù)的飛速發(fā)展，人們對(duì)顯示器的分辨率、響應(yīng)時(shí)間、功耗等特性要求也 越來(lái)越高。在這種情況下，隨著顯示器的尺寸越來(lái)越大以及3D等顯示技術(shù)的發(fā)展，對(duì)設(shè)置 在顯示器陣列基板上的TFT (Thin Film Transistor，薄膜晶體管）的迀移率要求越來(lái)越高。 TFT的迀移率是指TFT的有源層中載流子（電子和空穴）在單位電場(chǎng)作用下的平均飄移速 度。實(shí)際上用非晶硅制作有源層已不能滿足對(duì)迀移率的要求，人們已經(jīng)開始使用具有較高 迀移速率的金屬氧化物材料。
[0003] 目前金屬氧化物技術(shù)已經(jīng)逐漸成為大尺寸、高畫質(zhì)、低功耗顯示器產(chǎn)品的主流 技術(shù)，各大顯示器商都在量產(chǎn)或者積極開發(fā)。高級(jí)超維場(chǎng)轉(zhuǎn)換技術(shù)（ADvanced Super Dimension Switch,簡(jiǎn)稱ADS)可以提高薄膜晶體管液晶顯不器（Thin Film Transistor Liquid Crystal Display，簡(jiǎn)稱TFT-LCD)產(chǎn)品的畫面品質(zhì)，具有高分辨率、高透過(guò)率、低功 耗、寬視角、高開口率、低色差、無(wú)擠壓水波紋（push mura)等優(yōu)點(diǎn)。
[0004] 然而，ADS模式的氧化物TFT陣列基板的制備過(guò)程，通常需要7-9道掩膜（mask)工 藝，尤其是陣列基板中的TFT就需要5道掩膜工藝，因此制作工藝復(fù)雜，生產(chǎn)效率較低，成本 較高。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明的實(shí)施例提供一種陣列基板、薄膜晶體管及制作方法、顯示裝置，用以解決 現(xiàn)有技術(shù)中薄膜晶體管、陣列基板制作工藝復(fù)雜、生產(chǎn)效率較低、成本較高等技術(shù)問(wèn)題，該 陣列基板的結(jié)構(gòu)簡(jiǎn)單，制作工藝較少，從而生產(chǎn)效率高，成本較低。
[0006] 為達(dá)到上述目的，本發(fā)明的實(shí)施例采用如下技術(shù)方案：
[0007] 一種陣列基板，包括：
[0008] 基板；
[0009] 在所述基板上同層設(shè)置的有源層、源電極、漏電極、像素電極；
[0010] 位于所述有源層上的柵極絕緣層；
[0011] 位于所述柵極絕緣層上的柵極；
[0012] 所述有源層、源電極、漏電極、像素電極、柵極絕緣層和柵極通過(guò)一次構(gòu)圖工藝形 成，所述源電極通過(guò)所述有源層與所述漏電極連接。
[0013] 上述方案優(yōu)選的是，所述陣列基板還包括：
[0014] 位于所述像素電極、源電極、漏電極、柵極上的層間介質(zhì)（Inter Level Dielectric，簡(jiǎn)稱ILD)，所述層間介質(zhì)包括對(duì)應(yīng)所述源電極的過(guò)孔；
[0015] 位于所述層間介質(zhì)上的數(shù)據(jù)線，所述數(shù)據(jù)線通過(guò)所述過(guò)孔與所述源電極連接。
[0016] 上述任一方案優(yōu)選的是，所述陣列基板還包括：
[0017] 位于所述數(shù)據(jù)線和所述層間介質(zhì)上的鈍化層（passivation，簡(jiǎn)稱PVX);
[0018] 位于所述鈍化層上的公共電極。
[0019] 上述任一方案優(yōu)選的是，所述陣列基板還包括：位于所述鈍化層上的有機(jī)樹脂層， 所述公共電極位于所述有機(jī)樹脂層上。
[0020] 一種陣列基板的制作方法，包括以下步驟：
[0021] 在基板上依次層疊制作半導(dǎo)體金屬氧化物薄膜、柵極絕緣薄膜、柵極薄膜；
[0022] 通過(guò)一次構(gòu)圖工藝，將所述半導(dǎo)體金屬氧化物薄膜形成包含有源層以及位于像素 電極區(qū)域、源電極區(qū)域、漏電極區(qū)域的圖形，將所述柵極絕緣薄膜形成包含柵極絕緣層的 圖形，將所述柵極薄膜形成包含柵極的圖形；所述源電極通過(guò)所述有源層與所述漏電極連 接；
[0023] 將所述位于像素電極區(qū)域、源電極區(qū)域和漏電極區(qū)域的圖形進(jìn)行導(dǎo)體化，形成像 素電極、源電極和漏電極。
[0024] 上述方案優(yōu)選的是，所述形成像素電極、源電極和漏電極之后還包括：
[0025] 制作覆蓋所述像素電極、源電極、漏電極、柵極的層間介質(zhì)薄膜，通過(guò)一次構(gòu)圖工 藝將所述層間介質(zhì)薄膜形成包含過(guò)孔的層間介質(zhì)，所述過(guò)孔對(duì)應(yīng)所述源電極；
[0026] 制作覆蓋所述過(guò)孔的數(shù)據(jù)線薄膜，通過(guò)一次構(gòu)圖工藝將所述數(shù)據(jù)線薄膜形成包含 數(shù)據(jù)線的圖形，所述數(shù)據(jù)線通過(guò)所述過(guò)孔與所述源電極連接。
[0027] 上述任一方案優(yōu)選的是，所述通過(guò)一次構(gòu)圖工藝將所述數(shù)據(jù)線薄膜形成包含數(shù)據(jù) 線的圖形之后還包括：
[0028] 制作覆蓋所述數(shù)據(jù)線和所述層間介質(zhì)的鈍化層薄膜，通過(guò)一次構(gòu)圖工藝將所述鈍 化層薄膜形成鈍化層；
[0029] 在所述鈍化層上制作公共電極薄膜，通過(guò)一次構(gòu)圖工藝將所述公共電極薄膜形成 包含公共電極的圖形。
[0030] 上述任一方案優(yōu)選的是，所述通過(guò)一次構(gòu)圖工藝將所述鈍化層薄膜形成鈍化層包 括：
[0031] 制作覆蓋所述鈍化層薄膜的有機(jī)樹脂薄膜；
[0032] 將所述有機(jī)樹脂薄膜在鈍化層區(qū)域的有機(jī)樹脂保留，其他區(qū)域的有機(jī)樹脂去除， 形成有機(jī)樹脂層；
[0033] 將暴露出的鈍化層薄膜去除，形成鈍化層；
[0034] 所述在所述鈍化層上制作公共電極薄膜具體為：在所述有機(jī)樹脂層上制作公共電 極薄膜。
[0035] 上述任一方案優(yōu)選的是，在所述通過(guò)一次構(gòu)圖工藝將所述公共電極薄膜形成包含 公共電極的圖形之后，對(duì)陣列基板進(jìn)行退火處理，所述退火溫度為200°C _250°C。
[0036] 上述任一方案優(yōu)選的是，所述通過(guò)一次構(gòu)圖工藝，將所述半導(dǎo)體金屬氧化物薄膜 形成包含有源層以及位于像素電極區(qū)域、源電極區(qū)域、漏電極區(qū)域的圖形，將所述柵極絕緣 薄膜形成包含柵極絕緣層的圖形，將所述柵極薄膜形成包含柵極的圖形，包括以下步驟：
[0037] 在所述柵極薄膜上涂覆光刻膠；通過(guò)半色調(diào)掩膜板對(duì)光刻膠進(jìn)行一次曝光、顯影， 使得光刻膠形成半保留光刻膠區(qū)域、全保留光刻膠區(qū)域和全去除光刻膠區(qū)域，所述半保留 光刻膠區(qū)域包括源電極區(qū)域、漏電極區(qū)域和像素電極區(qū)域，所述全保留光刻膠區(qū)域包括柵 極區(qū)域，除半保留光刻膠區(qū)域、全保留光刻膠區(qū)域之外的區(qū)域?yàn)槿コ饪棠z區(qū)域；
[0038] 刻蝕掉全去除光刻膠區(qū)域?qū)?yīng)的柵極薄膜、柵極絕緣薄膜和半導(dǎo)體金屬氧化物薄 膜；
[0039] 通過(guò)第一次灰化工藝，去除半保留光刻膠區(qū)域的光刻膠，且去除全保留光刻膠區(qū) 域的部分光刻膠；
[0040] 刻蝕掉所述半保留光刻膠區(qū)域?qū)?yīng)的柵極薄膜和柵極絕緣薄膜，以便由所述柵極 薄膜形成包含柵極的圖形，由所述柵極絕緣薄膜形成包含柵極絕緣層的圖形；
[0041] 通過(guò)光刻膠剝離工藝，去除所述全保留光刻膠區(qū)域的光刻膠。
[0042] 上述任一方案優(yōu)選的是，所述半導(dǎo)體金屬氧化物薄膜是IGZO(Indium Gallium Zinc Oxide，銦鎵鋅氧化物）薄膜。
[0043] 上述任一方案優(yōu)選的是，所述層間介質(zhì)薄膜的材料包含SiNx。
[0044] -種薄膜晶體管，包括：
[0045] 基板；
[0046] 在所述基板上同層設(shè)置的有源層、源電極、漏電極；
[0047] 位于所述有源層上的柵極絕緣層；
[0048] 位于所述柵極絕緣層上的柵極；
[0049] 所述有源層、源電極、漏電極、柵極絕緣層和柵極通過(guò)一次構(gòu)圖工藝形成，所述源 電極通過(guò)所述有源層與所述漏電極連接。
[0050] 一種薄膜晶體管的制作方法，包括以下步驟：
[0051] 在基板上依次層疊制作半導(dǎo)體金屬氧化物薄膜、柵極絕緣薄膜、柵極薄膜；
[0052] 通過(guò)一次構(gòu)圖工藝，將所述半導(dǎo)體金屬氧化物薄膜形成包含有源層以及位于源電 極區(qū)域、漏電極區(qū)域的圖形，將所述柵極絕緣薄膜形成包含柵極絕緣層的圖形，將所述柵極 薄膜形成包含柵極的圖形；所述源電極通過(guò)所述有源層與所述漏電極連接；
[0053] 將所述位于源電極區(qū)域和漏電極區(qū)域的圖形進(jìn)行導(dǎo)體化，形成源電極和漏電極。
[0054] 一種包含上述任一方案所述的陣列基板的顯示裝置。
[0055] 本發(fā)明實(shí)施例提供的陣列基板，有源層、源電極、漏電極、像素電極設(shè)置在同一層， 柵極絕緣層位于有源層上，柵極位于柵極絕緣層上，簡(jiǎn)化了現(xiàn)有技術(shù)的陣列基板的結(jié)構(gòu)，方 便了有源層、源電極、漏電極、像素電極、柵極絕緣層和柵極通過(guò)一次構(gòu)圖工藝形成，且有源 層、源電極、漏電極、像素電極、柵極絕緣層和柵極通過(guò)一次構(gòu)圖工藝形成，減少了陣列基板 的掩膜工藝，縮短了陣列基板的制造時(shí)間，提高了陣列基板的制造效率，降低了陣列基板的 生產(chǎn)成本。
【附圖說(shuō)明】
[0056] 圖1為本發(fā)明一實(shí)施例中的陣列基板的截面不意圖。
[0057] 圖2為本發(fā)明另一實(shí)施例中的陣列基板的截面示意圖。
[0058] 圖3為本發(fā)明另一實(shí)施例中的陣列基板的截面示意圖。