多晶硅薄膜晶體管和陣列基板及制造方法與一種顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種多晶硅薄膜晶體管和陣列基板及其制造 方法與一種顯示裝置。
【背景技術(shù)】
[0002] 相對于非晶硅陣列基板，低溫多晶硅陣列基板擁有高迀移率（可達非晶硅的數(shù)百 倍）的優(yōu)點，其薄膜晶體管尺寸可以做得很小，并且反應(yīng)速度快，是近年來越來越被看好的 一種顯示面板的陣列基板，在高分辨率、高畫質(zhì)的有機電致發(fā)光顯示和液晶顯示面板上被 越來越多的采用。
[0003] 但是，低溫多晶硅薄膜晶體管的構(gòu)成一般較為復雜，工藝過程繁多，在大規(guī)模量產(chǎn) 或一般研發(fā)中耗時長，難于監(jiān)控，成本較高且穩(wěn)定性差。例如，如圖1所示，對于現(xiàn)有技術(shù)中 利用雙層柵極金屬形成低溫多晶硅晶體管陣列基板的存儲電容結(jié)構(gòu)來說，非常容易存在漏 電流高、可靠性低等技術(shù)問題。在圖1中，1為襯底，2為有源層，3為第一柵極絕緣層，4為 第一柵極，5為第二柵極絕緣層，6為存儲電容底電極，7為存儲電容頂電極，其分別形成了 左側(cè)的多晶硅薄膜晶體管和右側(cè)的存儲電容。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種多晶硅薄膜晶體管和陣列基板及其制造方法與一種顯示裝置，以 解決現(xiàn)有技術(shù)中所制造的低溫多晶硅薄膜晶體管漏電流高、可靠性低的技術(shù)問題。
[0005] 為解決上述技術(shù)問題，本發(fā)明提供一種制作多晶硅薄膜晶體管的方法，包括：
[0006] 形成多晶硅有源層；
[0007] 在所述有源層上依次形成第一柵極絕緣層和第一柵極，所述第一柵極的投影位于 所述有源層的兩端邊緣內(nèi)；
[0008] 以所述第一柵極為掩膜，對所述有源層進行第一次離子注入，在所述有源層的兩 側(cè)分別形成兩個輕摻雜區(qū)；
[0009] 在所述第一柵極絕緣層和所述第一柵極上依次形成第二柵極絕緣層和第二柵極， 所述第二柵極兩端邊緣的投影分別位于所述第一柵極的投影和所述有源層的兩端邊緣之 間；
[0010] 以所述第二柵極為掩膜，對所述有源層進行第二次離子注入，從而在所述有源層 的兩個輕摻雜區(qū)的外側(cè)部分形成兩個源漏注入?yún)^(qū)。
[0011] 進一步地，
[0012] 所述第一次離子注入的劑量比所述第二次離子注入的劑量低。
[0013] 進一步地，
[0014] 所述第一次離子注入的劑量為IxlO12~1x10 14atoms/cm3;
[0015] 和/或，所述第二次離子注入的劑量為IxlO14~1x10 18atoms/cm3。
[0016] 另一方面，本發(fā)明還提供一種制作陣列基板的方法，包括：
[0017] 提供襯底；
[0018] 在所述襯底上形成如上任一項所述的多晶硅薄膜晶體管。
[0019] 進一步地，所述方法還包括：
[0020] 在形成所述多晶硅薄膜晶體管第一柵極的同時，在與預定存儲電容區(qū)域?qū)?yīng)的所 述第一柵極絕緣層的上方形成存儲電容底電極；
[0021] 在形成所述多晶硅薄膜晶體管第二柵極的同時，在與所述存儲電容底電極對應(yīng)的 所述第二柵極絕緣層的上方形成存儲電容頂電極。
[0022] 進一步地，在所述提供襯底和形成所述多晶硅有源層之間還包括：
[0023] 在所述襯底上形成緩沖層。
[0024] 再一方面，本發(fā)明還提供一種多晶硅薄膜晶體管，包括：
[0025] 多晶硅有源層，所述有源層包括中間區(qū)，分別位于所述中間區(qū)兩側(cè)的兩個輕摻雜 區(qū)，及分別位于所述兩個輕摻雜區(qū)外側(cè)的兩個源漏注入?yún)^(qū)；
[0026] 形成于所述有源層上的第一柵極絕緣層和第一柵極，所述第一柵極的兩端邊緣的 投影分別與所述中間區(qū)的兩端邊緣重合；
[0027] 形成于所述第一柵極絕緣層和所述第一柵極上的第二柵極絕緣層和第二柵極，所 述第二柵極的兩端邊緣的投影分別與所述兩個輕摻雜區(qū)的外側(cè)端邊緣重合。
[0028] 進一步地，所述有源層的厚度為IOOA~3000A。
[0029] 進一步地，所述第一柵極絕緣層和/或第二柵極絕緣層為氧化硅、氮化硅或者二 者的疊層，厚度為500A ~ 2000A。
[0030] 進一步地，所述第一柵極和/或第二柵極包括金屬和/或金屬合金，厚度為 1000A ~5000A。
[0031] 另一方面，本發(fā)明還提供一種陣列基板，包括：
[0032] 襯底；
[0033] 形成在所述襯底上的如上所述的多晶硅薄膜晶體管。
[0034] 進一步地，所述陣列基板還包括：
[0035] 存儲電容，包括形成在第一柵極絕緣層上的存儲電容底電極和形成在所述第二柵 極絕緣層上的存儲電容頂電極。
[0036] 進一步地，在所述襯底和所述多晶硅有源層之間還包括：緩沖層。
[0037] 再一方面，本發(fā)明還提供一種顯示裝置，包括如上任一項所述的陣列基板。
[0038] 可見，在本發(fā)明提供的一種多晶硅薄膜晶體管和陣列基板及其制造方法與一種顯 示裝置中，能夠利用現(xiàn)有技術(shù)中的雙層柵極金屬形成掩膜進行離子注入工藝，在不增加掩 膜板的情況下，在形成存儲電容的同時在薄膜晶體管中形成漏極輕摻雜（LDD)區(qū)域，從而 起到降低薄膜晶體管漏電流，提高其穩(wěn)定性的作用。
【附圖說明】
[0039] 為了更清楚地說明本發(fā)明實施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對實施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作一簡單地介紹，顯而易見地，下面描述中的附圖是本發(fā) 明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根 據(jù)這些附圖獲得其他的附圖。
[0040] 圖1是現(xiàn)有技術(shù)中薄膜晶體管的結(jié)構(gòu)示意圖；
[0041] 圖2是本發(fā)明實施例制作多晶硅薄膜晶體管的方法流程圖；
[0042] 圖3是本發(fā)明實施例制作陣列基板的方法流程圖；
[0043] 圖4是本發(fā)明實施例1陣列基板的制作方法流程圖；
[0044] 圖5是本發(fā)明實施例1的有源層制作示意圖；
[0045] 圖6是本發(fā)明實施例1的第一柵極絕緣層、第一柵極和存儲電容底電極制作示意 圖；
[0046] 圖7是本發(fā)明實施例1的第一次離子注入示意圖；
[0047] 圖8是本發(fā)明實施例1的第二柵極絕緣層、第二柵極和存儲電容頂電極示意圖；
[0048] 圖9是本發(fā)明實施例1的第二次離子注入示意圖；
[0049] 圖10是本發(fā)明實施例的陣列基板結(jié)構(gòu)示意圖。
【具體實施方式】
[0050] 為使本發(fā)明實施例的目的、技術(shù)方案和優(yōu)點更加清楚，下面將結(jié)合本發(fā)明實施例 中的附圖，對本發(fā)明實施例中的技術(shù)方案進行清楚、完整地描述，顯然，所描述的實施例是 本發(fā)明一部分實施例，而不是全部的實施例。基于本發(fā)明中的實施例，本領(lǐng)域普通技術(shù)人員 在沒有作出創(chuàng)造性勞動前提下所獲得的所有其他實施例，都屬于本發(fā)明保護的范圍。
[0051] 注意，在對本發(fā)明中，"第一"和"第二"等術(shù)語僅用于區(qū)分不同實體或步驟，并不意 味著重要程度的不同。"形成"各層如本領(lǐng)域所公知的，一般表示濺射、沉積各層材料，需要 時再對材料進行刻蝕等構(gòu)圖工藝。本發(fā)明的方法中的步驟先后順序并不完全以描述的順序 為準，基于本領(lǐng)域的知識，有些步驟可以調(diào)換順序或同時進行。
[0052] 參見圖2,本發(fā)明實施例首先提供一種制作多晶硅薄膜晶體管的方法，包括：
[0053] 步驟201 :形成多晶硅有源層；
[0054] 步驟202 :在所述有源層上依次形成第一柵極絕緣層和第一柵極，所述第一柵極 的投影位于所述有源層的兩端邊緣內(nèi)；
[0055] 步驟203 :以所述第一柵極為掩膜，對所述有源層進行第一次離子注入，在所述有 源層的兩側(cè)分別形成兩個輕摻雜區(qū)；
[0056] 步驟204 :在所述第一柵極絕緣層和所述第一柵極上依次形成第二柵極絕緣層和 第二柵極，所述第二柵極兩端邊緣的投影分別位于所述第一柵極的投影和所述有源層的兩 端邊緣之間；
[0057] 步驟205 :以所述第二柵極為掩膜，對所述有源層進行第二次離子注入，從而在所 述有源層的兩個輕摻雜區(qū)的外側(cè)部分形成兩個源漏注入?yún)^(qū)。
[0058] 其中，由于第一次離子注入和第二次離子注入時分別間隔一層柵極絕緣層和兩層 柵極絕緣層，因此第一次離子注入的劑量可以比所述第二次離子注入的劑量低?？蛇x地， 第一次離子注入的劑量利用為IxlO 12~1x10 14atoms/cm3 ;第二次離子注入的劑量可以為 IxlO14 ~1x10 18atoms/cm3〇
[0059] 參見圖3,本發(fā)明實施例還提供一種制作陣列基板的方法，包括：
[0060] 步驟301 :提供襯底；
[0061] 步驟302 :在所述襯底上形成如上任一項所述的多晶硅薄膜晶體管。
[0062] 其中，方法還可以包括存儲電容區(qū)域的制作步驟：
[0063] 在形成所述多晶硅薄膜晶體管第一柵極的同時，在與預定存儲電容區(qū)域?qū)?yīng)的所 述第一柵極絕緣層的上方形成存儲電容底電極；
[0064] 在形成所述多晶硅薄膜晶體管第二柵極的同時，在與所述存儲電容底電極對應(yīng)的 所述第二柵極絕緣層的上方形成存儲電容頂電極。
[0065] 其中，為了防止襯底中的金屬離子雜質(zhì)擴散至有源層中影響TFT工作特性，可以 在所述襯底上形成緩沖層，緩沖層可以包括氧化硅、氮化硅或二者的疊層。
[0066] 實施例1 :
[0067] 本發(fā)明實施例1提供一種陣列基板的制作方法，參見圖4,具體步驟可以包括：
[0068] 步驟401 :提供襯底，在襯底上形成多晶娃有源層。
[0069] 參見圖5,本步驟中，襯底1可以是預先清洗的玻璃等透明襯底，其上可包含采用 氧化硅、氮化硅或者二者疊層形成的緩沖層，以防止透明基板中的金屬離子雜質(zhì)擴散至有 源層中而影響TFT工作特性。在襯底1上形成的多晶硅有源層2可為PECVD、LPCVD或者 濺射方法在600°C以下沉積形成非晶硅層，并通過準分子激光晶化、金屬誘導晶化、固相晶 化等方法將非晶硅層轉(zhuǎn)變而成的多晶硅層。需要說明的是，采用不同的晶化方法，其具體 的工藝過程及陣列基板的結(jié)構(gòu)會有所不同，在制備過程中需要根據(jù)情況增加熱處理脫氫、 沉積誘導金屬、熱處理晶化、準分子激光照射晶化、源漏區(qū)的摻雜（P型或者N型摻雜）及 摻雜雜質(zhì)的激活等工藝，但最終均可實現(xiàn)本發(fā)明所需的技術(shù)效果。有源層2的厚度可以為 IOOA~3000A，優(yōu)選厚度可以為500人~ 1000A。
[0070] 步驟402 :在所述有源層上依次形成第一柵極絕緣層和第一柵極，所述第一柵極 的投影位于所述有源層的兩端邊緣內(nèi)，并在與預定存儲電容區(qū)域