本發(fā)明涉及倒裝芯片技術(shù)領(lǐng)域，尤其涉及一種防止芯片倒裝焊接后短路的方法及引線框架。

背景技術(shù)：

倒裝芯片(Flip-Chip)既是一種芯片互連技術(shù)，又是一種理想的芯片粘接技術(shù)。早在30年前IBM公司已研發(fā)使用了這項(xiàng)技術(shù)。近幾年來(lái)，倒裝芯片已成為高端器件及高密度封裝領(lǐng)域中經(jīng)常采用的封裝形式。目前倒裝芯片封裝技術(shù)的應(yīng)用范圍日益廣泛，封裝形式更趨多樣化，對(duì)倒裝芯片封裝技術(shù)的要求也隨之提高。同時(shí)，倒裝芯片也向制造者提出了一系列新的嚴(yán)峻挑戰(zhàn)，為這項(xiàng)復(fù)雜的技術(shù)提供封裝，組裝及測(cè)試的可靠支持。

現(xiàn)有的芯片1′，如圖3所示，包括在底面上設(shè)置有電極11′，現(xiàn)有的引線框架2′如圖1-圖2所示，引線框架2′上設(shè)置有錫膏3′，如圖4所示，芯片1′放置在錫膏3′，經(jīng)過(guò)回流焊后，芯片1′和引線框架2′的結(jié)構(gòu)如圖5和圖6所示，由于沒(méi)辦法控制回流焊過(guò)程中錫膏3′的流動(dòng)，且由于芯片1′的擠壓作用，錫膏3′在回流焊后會(huì)溢出到芯片1′側(cè)面，產(chǎn)生漏電和短路，嚴(yán)重降低產(chǎn)品的良率，且檢測(cè)為良品的倒裝芯片也會(huì)有漏電的危險(xiǎn)。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的第一目的在于提出一種防止芯片倒裝焊接后短路的方法，防止回流焊后錫膏溢出到芯片的側(cè)面，避免短路和漏電。

為達(dá)此目的，本發(fā)明采用以下技術(shù)方案：

一種防止芯片倒裝焊接后短路的方法，包括：

第一步：在引線框架的沖壓區(qū)域沖壓形成凹槽，所述凹槽的內(nèi)側(cè)壁向上凸出形成內(nèi)圈凸起部；其中，芯片的底面上的多個(gè)電極在所述引線框架上的投影為多個(gè)電極投影區(qū)域，所述芯片在所述引線框架上的投影為芯片投影區(qū)域，所述沖壓區(qū)域環(huán)繞所述電極投影區(qū)域，所述沖壓區(qū)域的內(nèi)邊緣位于所有的所述電極投影區(qū)域的內(nèi)邊緣的外側(cè)、且位于所述芯片投影區(qū)域的邊緣的內(nèi)側(cè)；

第二步：在所述內(nèi)圈凸起部連續(xù)或間斷圍成的區(qū)域內(nèi)設(shè)置錫膏；

第三步：在芯片投影區(qū)域放置芯片，所述芯片架設(shè)于所述內(nèi)圈凸起部上；

第四步：進(jìn)行回流焊。

其中，所述沖壓區(qū)域的內(nèi)邊緣位于所有的所述電極投影區(qū)域的外側(cè)。

其中，所述沖壓區(qū)域的外邊緣位于所述芯片投影區(qū)域的外側(cè)。

其中，所述第二步具體包括在所述內(nèi)圈凸起部?jī)?nèi)涂覆或者印刷錫膏。

其中，所述沖壓區(qū)域連續(xù)或間隔設(shè)置。

其中，所述沖壓區(qū)域的寬度為0.2-0.4mm。

其中，所述沖壓區(qū)域的寬度為0.3mm。

其中，所述沖壓區(qū)域的沖壓深度為0.03-0.07mm。

其中，所述沖壓深度為0.05mm。

本發(fā)明的第二目的在于提出一種引線框架，防止回流焊后錫膏溢出到芯片的側(cè)面，避免短路和漏電。

為達(dá)此目的，本發(fā)明采用以下技術(shù)方案：

一種引線框架，所述引線框架上沖壓出上述的凹槽。

有益效果：本發(fā)明提供了一種防止芯片倒裝焊接后短路的方法及引線框架，方法包括：第一步：在引線框架的沖壓區(qū)域沖壓形成凹槽，所述凹槽的內(nèi)側(cè)壁向上凸出形成內(nèi)圈凸起部；其中，芯片的底面上的多個(gè)電極在所述引線框架上 的投影為多個(gè)電極投影區(qū)域，所述芯片在所述引線框架上的投影為芯片投影區(qū)域，所述沖壓區(qū)域環(huán)繞所述電極投影區(qū)域，所述沖壓區(qū)域的內(nèi)邊緣位于所有的所述電極投影區(qū)域的內(nèi)邊緣的外側(cè)、且位于所述芯片投影區(qū)域的邊緣的內(nèi)側(cè)；第二步：在所述內(nèi)圈凸起部圍成的區(qū)域內(nèi)設(shè)置錫膏；第三步：在芯片投影區(qū)域放置芯片，所述芯片架設(shè)于所述內(nèi)圈凸起部上；第四步：進(jìn)行回流焊。通過(guò)內(nèi)圈凸起部支撐芯片，減少芯片對(duì)錫膏的壓迫，芯片下方也有較大的區(qū)域容置錫膏，錫膏被內(nèi)圈凸起部阻擋不易溢出，且在溢出后的錫膏流到凹槽中，不會(huì)堆積在芯片的側(cè)面，避免了短路和漏電，通過(guò)內(nèi)圈凸起部和凹槽，極大地提高了倒裝芯片的成品率和合格率。

附圖說(shuō)明

圖1是現(xiàn)有技術(shù)的設(shè)置有錫膏的引線框架的結(jié)構(gòu)示意圖。

圖2是圖1的A-A向剖視圖。

圖3是現(xiàn)有技術(shù)的芯片的結(jié)構(gòu)示意圖。

圖4是現(xiàn)有技術(shù)的引線框架和芯片的結(jié)構(gòu)示意圖。

圖5是圖4的B-B向剖視圖。

圖6是圖5的C處的局部放大圖。

圖7是本發(fā)明的實(shí)施例1的方法流程圖。

圖8是本發(fā)明的實(shí)施例1的引線框架的結(jié)構(gòu)示意圖。

圖9是圖8的D-D向剖視圖。

圖10是圖9的I處的局部放大圖。

圖11是圖8的E-E向剖視圖。

圖12是本發(fā)明的實(shí)施例1的設(shè)置有錫膏的引線框架的結(jié)構(gòu)示意圖。

圖13是圖12的F-F向剖視圖。

圖14是圖12的G-G向剖視圖。

圖15是本發(fā)明的實(shí)施例1的引線框架和芯片的結(jié)構(gòu)示意圖。

圖16是圖15的H處的局部放大圖。

其中：

1-芯片，2-引線框架，21-電極投影區(qū)域，22-芯片投影區(qū)域，23-凹槽，24-內(nèi)圈凸起部，3-錫膏，1′-芯片，11′-電極，2′-引線框架、3′-錫膏。

具體實(shí)施方式

為使本發(fā)明解決的技術(shù)問(wèn)題、采用的技術(shù)方案和達(dá)到的技術(shù)效果更加清楚，下面結(jié)合附圖并通過(guò)具體實(shí)施方式來(lái)進(jìn)一步說(shuō)明本發(fā)明的技術(shù)方案。

實(shí)施例1

本實(shí)施例提供了一種防止芯片倒裝焊接后短路的方法，如圖7所示，包括：

第一步：在引線框架2的沖壓區(qū)域沖壓形成凹槽23，凹槽23的內(nèi)側(cè)壁向上凸出形成內(nèi)圈凸起部24。如圖8-圖11所示，芯片1的底面上的多個(gè)電極在引線框架2上的投影為多個(gè)電極投影區(qū)域21，芯片1在引線框架2上的投影為芯片投影區(qū)域22，沖壓區(qū)域環(huán)繞電極投影區(qū)域21，沖壓區(qū)域的內(nèi)邊緣位于所有的電極投影區(qū)域21的內(nèi)邊緣的外側(cè)、且位于芯片投影區(qū)域22的邊緣的內(nèi)側(cè)。

第二步：在內(nèi)圈凸起部24連續(xù)或間斷圍成的區(qū)域內(nèi)設(shè)置錫膏3，如圖12-圖14所示。

第三步：在芯片投影區(qū)域22放置芯片1，芯片1架設(shè)于內(nèi)圈凸起部24上。

第四步：進(jìn)行回流焊，如圖15和圖16所示。

通過(guò)內(nèi)圈凸起部24支撐芯片1，減少芯片1對(duì)錫膏3的壓迫，芯片1下方也有較大的區(qū)域容置錫膏3，錫膏3被內(nèi)圈凸起部24阻擋不易溢出，且在溢出 后的錫膏3流到凹槽23中，不會(huì)堆積在芯片1的側(cè)面，避免了短路和漏電。通過(guò)內(nèi)圈凸起部24和凹槽23，極大地提高了倒裝芯片的成品率和合格率。且沖壓區(qū)域環(huán)繞電極投影區(qū)域21設(shè)置，沖壓區(qū)域的內(nèi)邊緣位于所有的電極投影區(qū)域21的內(nèi)邊緣的外側(cè)，保證了在沖壓出凹槽23后，所有的電極下方均可以有錫膏3接觸，避免由于凹槽23將某些電極隔開(kāi)在外部，沒(méi)有錫膏3與之接觸，無(wú)法連通。沖壓區(qū)域的內(nèi)邊緣位于芯片投影區(qū)域22的邊緣的內(nèi)側(cè)，保證了芯片1放置在內(nèi)圈凸起部24上，避免由于凹槽23的區(qū)域過(guò)大，導(dǎo)致芯片1完全容置在了內(nèi)圈凸起部24圍成的區(qū)域內(nèi)，導(dǎo)致凹槽23失去了作用，芯片1的側(cè)面仍然會(huì)堆積錫膏3，引起短路和漏電。

本實(shí)施例的沖壓區(qū)域的內(nèi)邊緣位于所有的電極投影區(qū)域21的外側(cè)，即芯片1底面所有的的電極對(duì)應(yīng)的電極投影區(qū)域21完全位于內(nèi)圈凸起部24圍成的區(qū)域中，更好地保證芯片1底面的所有的電極均能很好的與錫膏3連通，提高了回流焊后倒裝芯片的良品率。

本實(shí)施例的沖壓區(qū)域的外邊緣位于芯片投影區(qū)域22的外側(cè)，由于沖壓區(qū)域的內(nèi)邊緣位于芯片投影區(qū)域22的邊緣的內(nèi)側(cè)，此時(shí)芯片1在覆蓋在引線框架2上時(shí)，芯片1的側(cè)壁位于凹槽23的正上方，芯片1本身被內(nèi)圈凸起部24抬高，而凹槽23的位置比非凹槽區(qū)要低，芯片1與凹槽23的底部之間的距離最大，在芯片1溢出時(shí)，需要更多的量的錫膏3才能堆積在芯片1的側(cè)壁，可以進(jìn)一步避免錫膏3堆積，降低芯片1漏電或短路的風(fēng)險(xiǎn)。沖壓區(qū)域的外邊緣也可以位于芯片投影區(qū)域22的內(nèi)側(cè)，此時(shí)仍然可以通過(guò)凹槽23收集溢出的錫膏3，避免其進(jìn)一步擴(kuò)散并堆積到芯片1的側(cè)面。

具體而言，第二步可以為內(nèi)圈凸起部24內(nèi)涂覆或者印刷錫膏3，以實(shí)現(xiàn)在內(nèi)圈凸起部24連續(xù)或間斷圍成的區(qū)域內(nèi)設(shè)置錫膏3。

沖壓區(qū)域連續(xù)或間隔設(shè)置均可，連續(xù)設(shè)置的沖壓區(qū)域能最大限度的減少倒裝芯片短路或漏電的風(fēng)險(xiǎn)，但是對(duì)引線框架2本身會(huì)有一定的影響，如變形等。間隔設(shè)置的沖壓區(qū)域，對(duì)引線框架2本身的影響較小。

沖壓區(qū)域的寬度可以設(shè)置為0.2-0.4mm，具體可以根據(jù)芯片1的大小而定，優(yōu)選的參數(shù)值為0.3mm時(shí)。沖壓區(qū)域的沖壓深度可以為0.03-0.07mm，優(yōu)選的參數(shù)值為0.05mm。在此參數(shù)范圍內(nèi)，可以較好地避免倒裝芯片短路或漏電，同時(shí)對(duì)引線框架2本身影響較小。

本實(shí)施例還提供了一種引線框架2，引線框架2上沖壓出上述的凹槽23。使用此引線框架2和芯片1組合進(jìn)行回流焊時(shí)，可以較好地避免倒裝芯片短路或漏電。

以上內(nèi)容僅為本發(fā)明的較佳實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員，依據(jù)本發(fā)明的思想，在具體實(shí)施方式及應(yīng)用范圍上均會(huì)有改變之處，本說(shuō)明書(shū)內(nèi)容不應(yīng)理解為對(duì)本發(fā)明的限制。