本發(fā)明涉及半導(dǎo)體領(lǐng)域，具體地，本發(fā)明涉及一種半導(dǎo)體器件及其制備方法、電子裝置。

背景技術(shù)：

集成電路性能的提高主要是通過不斷縮小集成電路器件的尺寸以提高它的速度來實(shí)現(xiàn)的。目前，由于半導(dǎo)體工業(yè)已經(jīng)進(jìn)步到納米技術(shù)工藝節(jié)點(diǎn)，特別是當(dāng)半導(dǎo)體器件尺寸降到22nm或以下時(shí)，來自制造和設(shè)計(jì)方面的挑戰(zhàn)已經(jīng)促進(jìn)了三維設(shè)計(jì)如鰭片場效應(yīng)晶體管(FinFET)的發(fā)展。

相對于現(xiàn)有的平面晶體管，所述FinFET器件在溝道控制以及降低淺溝道效應(yīng)等方面具有更加優(yōu)越的性能；平面柵極結(jié)構(gòu)設(shè)置于所述溝道上方，而在FinFET中所述柵極環(huán)繞所述鰭片設(shè)置，因此能從三個(gè)面來控制靜電，在靜電控制方面的性能也更突出。

其中，F(xiàn)inFET器件通常包括核心區(qū)和輸入輸出區(qū)，其中在器件制備過程中由于核心區(qū)和輸入輸出區(qū)需要形成不同的結(jié)構(gòu)，例如通常在鰭片上形成含氮柵極氧化物和虛擬柵極之后，選用SiCoNi去除所述虛擬柵極，但是在該過程中通常會(huì)在含氮柵極氧化物造成含F(xiàn)副產(chǎn)物的殘留，影響溝道界面層性能，從而降低遷移率。為了克服該問題，通常選用O₃進(jìn)行清洗所述含F(xiàn)副產(chǎn)物，然后選用DHF徹底去除所述含F(xiàn)副產(chǎn)物，但是在該過程中所述DHF損壞所述輸入輸出區(qū)中的含氮柵極氧化物，造成所述輸入輸出區(qū)中的含氮柵極氧化物中氮的損失，影響器件的性能。

因此需要對目前所述半導(dǎo)體器件的制備方法進(jìn)行改進(jìn)，以消除所述問題，提供半導(dǎo)體器件的性能和良率。

技術(shù)實(shí)現(xiàn)要素：

在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實(shí)施方式部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要 求保護(hù)的技術(shù)方案的保護(hù)范圍。

本發(fā)明為了克服目前存在問題，提供了一種半導(dǎo)體器件的制備方法，包括：

步驟S1：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心區(qū)和輸入輸出區(qū)，其中，在所述核心區(qū)和所述輸入輸出區(qū)上均形成有若干鰭片；

步驟S2：在所述鰭片上形成環(huán)繞所述鰭片的含氮的柵極氧化物層；

步驟S3：在所述含氮的柵極氧化物層上形成虛擬柵極并在所述虛擬柵極之間形成層間介電層，以填充所述虛擬柵極之間的間隙；

步驟S4：去除所述虛擬柵極，以形成虛擬開口，露出含氮的所述柵極氧化物層；

步驟S5：在所述柵極氧化物層和所述層間介電層上形成緩沖層，以覆蓋所述柵極氧化物層和所述層間介電層；

步驟S6：去除所述核心區(qū)中的所述緩沖層和所述柵極氧化物層，以露出所述半導(dǎo)體襯底；

步驟S7：對所述輸入輸出區(qū)進(jìn)行濕法清洗，以去除所述輸入輸出區(qū)中的所述緩沖層并對含氮的所述柵極氧化物層清洗。

可選地，在所述步驟S7之后還進(jìn)一步包括：

步驟S8：在所述虛擬開口中形成界面層和高K介電層。

可選地，所述步驟S2包括：

步驟S21：選用原位水蒸氣氧化的方法在所述鰭片的表面形成柵極氧化物層；

步驟S22：選用去耦等離子體氮化的方法在所述柵極氧化物層中摻雜氮，以得到含氮的所述柵極氧化物層；

步驟S23：執(zhí)行氮化后熱退火處理，以消除摻雜及修復(fù)所述柵極氧化物層中的等離子體損傷。

可選地，在所述步驟S2中，在形成所述柵極氧化物層之前還進(jìn)一步包括對所述鰭片執(zhí)行閾值電壓離子注入的步驟。

可選地，所述步驟S6包括：

步驟S61：在所述輸入輸出區(qū)的所述緩沖層上形成保護(hù)層，以覆蓋所述緩沖層；

步驟S62：去除所述核心區(qū)中所述緩沖層以及所述柵極氧化物層；

步驟S63：去除所述保護(hù)層，以露出所述輸入輸出區(qū)中的所述緩沖層。

可選地，在所述步驟S7中選用DHF進(jìn)行所述濕法清洗。

可選地，所述步驟S1包括：

步驟S11：在所述核心區(qū)和所述輸入輸出區(qū)上形成若干鰭片；

步驟S12：在所述鰭片上形成襯墊氧化物層；

步驟S13：沉積隔離材料層，以覆蓋所述鰭片；

步驟S14：回蝕刻所述隔離材料層，以露出部分所述鰭片至目標(biāo)高度。

可選地，在所述步驟S6中，選用SiCoNi制程的方法全面去除所述緩沖層和所述柵極氧化物層，以露出所述半導(dǎo)體襯底。

本發(fā)明還提供了一種基于上述的方法制備得到的半導(dǎo)體器件。

本發(fā)明還提供了一種電子裝置，包括上述的半導(dǎo)體器件。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在問題，提供了一種半導(dǎo)體器件的制備方法，所述方法在首先在核心區(qū)和輸入輸出區(qū)上的鰭片上形成柵極氧化物層和虛擬柵極，然后去除所述虛擬柵極，以露出柵極氧化物層，然后在所述柵極氧化物層上形成緩沖層，接著去除所述核心區(qū)中的所述緩沖層和所述柵極氧化物層，以露出所述半導(dǎo)體襯底，在該步驟中保留所述輸入輸出區(qū)中的所述緩沖層；對所述輸入輸出區(qū)進(jìn)行濕法清洗，以去除所述輸入輸出區(qū)中的所述緩沖層并對含氮的所述柵極氧化物層清洗，在該過程中所述輸入輸出區(qū)的緩沖層對所述柵極氧化物層形成保護(hù)，以防止所述柵極氧化物層中的氮的損失，并且能夠進(jìn)一步提高所述輸入輸出區(qū)中所述柵極氧化物層的表面質(zhì)量，以進(jìn)一步提高器件的性能和良率。

附圖說明

本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的裝置及原理。在附圖中，

圖1為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖2為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖3為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖4為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖5為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖6為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖7為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖8為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖9為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖10為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖11為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖12為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖13為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖14為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖；

圖15為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備的工藝流程圖。

具體實(shí)施方式

在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。

應(yīng)當(dāng)理解的是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。

應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾矗?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。?yīng)當(dāng)明白，盡管可使用術(shù)語第一、第二、第三等描述各種元件、部件、區(qū)、層和/或部分，這些元件、部件、區(qū)、層和/或部分不應(yīng)當(dāng)被這些術(shù)語限制。這些術(shù)語僅僅用來區(qū)分一個(gè)元件、部件、區(qū)、層或部分與另一個(gè)元件、部件、區(qū)、層或部分。因此，在不脫離本發(fā)明教導(dǎo)之下，下面討論的第一元件、部件、區(qū)、層或部分可表示為第二元件、部件、區(qū)、層或部分。

空間關(guān)系術(shù)語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個(gè)元件或特征與其它元件或特征的關(guān)系。應(yīng)當(dāng)明白，除了圖中所示的取向以外，空間關(guān)系術(shù)語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉(zhuǎn)，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向?yàn)樵谄渌蛱卣鳌吧稀?。因此，示例性術(shù)語“在...下面”和“在...下”可包括上和下兩個(gè)取向。器件可以另外地取向(旋轉(zhuǎn)90度或其它取向)并且在此使用的空間描述語相應(yīng)地被解釋。

在此使用的術(shù)語的目的僅在于描述具體實(shí)施例并且不作為本發(fā)明的限制。在此使用時(shí)，單數(shù)形式的“一”、“一個(gè)”和“所述/該”也意圖包括復(fù)數(shù)形式，除非上下文清楚指出另外的方式。還應(yīng)明白術(shù)語“組成”和/或“包括”，當(dāng)在該說明書中使用時(shí)，確定所述特征、整數(shù)、步驟、操作、元件和/或部件的存在，但不排除一個(gè)或更多其它的特征、整數(shù)、步驟、操作、元件、部件和/或組的存在或添加。在此使用時(shí)，術(shù)語“和/或”包括相關(guān)所列項(xiàng)目的任何及所有組合。

為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟以及詳細(xì)的結(jié)構(gòu)，以便闡釋本發(fā)明的技術(shù)方案。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。

實(shí)施例一

本發(fā)明為了解決現(xiàn)有技術(shù)中存在的問題，提供了一種新的半導(dǎo)體器件的制備方法，下面結(jié)合附圖對本發(fā)明所述方法作進(jìn)一步的說明。

其中，圖1-14為本發(fā)明一具體地實(shí)施中所述半導(dǎo)體器件的制備過程示意圖。

首先，執(zhí)行步驟101，提供半導(dǎo)體襯底101，所述半導(dǎo)體襯底包括核心區(qū)和輸入輸出區(qū)，其中，在所述核心區(qū)和所述輸入輸出區(qū)上均形成有若干鰭片102。

具體地，如圖1所示，在該步驟中所述半導(dǎo)體襯底可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。

在該實(shí)施例中半導(dǎo)體襯底101選用硅。

其中所述半導(dǎo)體襯底包括核心區(qū)和輸入輸出區(qū)，以在后續(xù)的步驟中形成不同的元件。

接著在所述半導(dǎo)體襯底上形成墊氧化物層(Pad oxide)，其中所述墊氧化物層(Pad oxide)的形成方法可以通過沉積的方法形成，例如化學(xué)氣相沉積、原子層沉積等方法，還可以通過熱氧化所述半導(dǎo)體襯底的表面形成，在此不再贅述。

進(jìn)一步，在該步驟中還可以進(jìn)一步包含執(zhí)行離子注入的步驟，以在所述半導(dǎo)體襯底中形成阱，其中注入的離子種類以及注入方法可以為本領(lǐng)域中常用的方法，在此不一一贅述。

然后，在半導(dǎo)體襯底上形成多個(gè)鰭片102。

其中，鰭片的寬度全部相同，或者鰭片分為具有不同寬度的多個(gè)鰭片組。

具體地，所述鰭片的形成方法并不局限于某一種，下面給出一種示例性的形成方法：在半導(dǎo)體襯底上形成硬掩膜層(圖中未示出)，形成所述硬掩膜層可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝，例如化學(xué)氣相沉積工藝，所述硬掩膜層可以為自下而上層疊的氧化物層和氮化硅層；圖案化所述硬掩膜層，形成用于蝕刻半導(dǎo)體襯底以在其上形成鰭片的多個(gè)彼此隔離的掩膜，在一個(gè)實(shí)施例中，采用自對準(zhǔn)雙圖案(SADP)工藝實(shí)施所述圖案化過程；蝕刻半導(dǎo)體襯底以在其上形成鰭片結(jié)構(gòu)。

可選地，還可以在所述鰭片的側(cè)壁上形成襯墊氧化物層103。

具體地，如圖1所示，在該步驟中所述襯墊氧化物層103的形成方法可以通過加熱氧化的方法，例如可以通過原位水蒸氣氧化(ISSG)等方法，但是并不局限于所述示例，還可以選用本領(lǐng)域中常用的其他方法

可選地，在該步驟中選用溫度較低的，所述低溫可以為400-800℃，或者500-700℃，進(jìn)一步可選為500-600℃。

其中，所述襯墊氧化物層103的厚度并不局限于某一數(shù)值范圍，可以選用常規(guī)的厚度。

接著執(zhí)行步驟102，沉積隔離材料層104，以覆蓋所述鰭片結(jié)構(gòu)并回蝕刻所述隔離材料層104，以露出部分所述鰭片至目標(biāo)高度。

具體地，如圖2所示，沉積隔離材料層104，以完全填充鰭片結(jié)構(gòu)之間的間隙。在一個(gè)實(shí)施例中，采用具有可流動(dòng)性的化學(xué)氣相沉積工藝實(shí)施所述沉積。

其中，隔離材料層的材料可以選擇氧化物，但是并不局限于所述示例，在該實(shí)施例中選用HARP。

然后回蝕刻所述隔離材料層，至所述鰭片的目標(biāo)高度，如圖3所示。具體地，回蝕刻所述隔離材料層，以露出部分所述鰭片，進(jìn)而形成具有特定高度的鰭片，如圖3所示。

其中，所述隔離材料層的沉積方法可以選用干法蝕刻或者濕法蝕刻，并不局限于某一種。

該步驟還進(jìn)一步包括去除所述鰭片上的所述硬掩膜層的步驟，如圖4所示。

接著執(zhí)行步驟103，在所述輸入輸出區(qū)上的所述鰭片102上形成環(huán)繞所 述鰭片的柵極氧化物層105。

具體的，如圖6所示，在該步驟中在所述輸入輸出區(qū)和所述核心區(qū)上的所述鰭片102上形成柵極氧化物層105。

可選地，是在SiO₂生長結(jié)束后，通過等離子體實(shí)現(xiàn)氮摻雜。該方法摻入的氮原子濃度高，深度上主要分布在柵介質(zhì)的上表面而遠(yuǎn)離SiO₂/溝道界面。其具體工藝由三步組成：

1)采用原位水蒸氣氧化(In-Situ Steam Generation，ISSG)原位水蒸汽氧化方法生長SiO₂柵極氧化物層105；

2)選用去耦等離子體氮化(Decoupled Plasma Nitridation，DPN)的方法在所述柵極氧化物層中摻雜氮，以得到含氮的所述柵極氧化物層105

例如采用去耦等離子體氮化(Decoupled Plasma Nitridation，DPN)氮?dú)獾入x子體向SiO₂介質(zhì)中摻雜氮。

3)執(zhí)行氮化后熱退火處理(Post Nitridation Anneal，PNA)，以消除摻雜及修復(fù)所述柵極氧化物層(105)中的等離子體損傷。

采用(Post Nitridation Anneal，PNA)高溫退火工藝穩(wěn)定N摻雜及修復(fù)介質(zhì)中的等離子體損傷。

在上述制備工藝中，由于柵介質(zhì)中摻入的氮原子濃度高且主要分布在柵介質(zhì)的上表面，因此對后續(xù)PNA高溫退火工藝的溫度、氣體氛圍和時(shí)間間隔必須嚴(yán)格控制，以防止本征氧化層和有機(jī)吸附對氮摻雜造成的影響。

可選地，在形成所述柵極氧化物層105之前還進(jìn)一步包括對所述鰭片執(zhí)行閾值電壓離子注入的步驟，如圖5所示。

接著執(zhí)行步驟104，在所述鰭片102上形成虛擬柵極108并在所述虛擬柵極之間形成層間介電層107，以填充所述虛擬柵極之間的間隙；

具體地，如圖7所示，在該步驟中沉積虛擬柵極材料層。

所述柵極材料層的沉積方法可以選用化學(xué)氣相沉積或者原子層沉積等方法。

然后圖案化所述柵極氧化物層和柵極材料層，以形成環(huán)繞所述鰭片的虛擬柵極。具體地，在所述虛擬柵極材料層上形成光刻膠層，然后曝光顯影，以形成開口，然后以所述光刻膠層為掩膜蝕刻所述虛擬柵極材料層，以在所述核心區(qū)和所述輸入輸出區(qū)形成虛擬柵極。

在所述虛擬柵極結(jié)構(gòu)的側(cè)壁上形成偏移側(cè)壁和間隙壁。

具體地，所述方法還進(jìn)一步包括在所述虛擬柵極的兩側(cè)形成偏移側(cè)墻 (offset spacer)。所述偏移側(cè)墻的材料例如是氮化硅，氧化硅或者氮氧化硅等絕緣材料。隨著器件尺寸的進(jìn)一步變小，器件的溝道長度越來越小，源漏極的粒子注入深度也越來越小，偏移側(cè)墻的作用在于以提高形成的晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。

其中，在柵極結(jié)構(gòu)兩側(cè)形成偏移側(cè)墻的工藝可以為化學(xué)氣相沉積，本實(shí)施例中，所述偏移側(cè)墻的厚度可以小到80埃。

可選地，在所述虛擬柵極兩側(cè)執(zhí)行LDD離子注入步驟并活化。

可選地，在所述虛擬柵極的偏移側(cè)墻上形成間隙壁。

具體地，在所形成的偏移側(cè)墻上形成間隙壁(Spacer)，所述間隙壁可以為氧化硅、氮化硅、氮氧化硅中一種或者它們組合構(gòu)成。作為本實(shí)施例的一中實(shí)施方式，所述間隙壁為氧化硅、氮化硅共同組成，具體工藝為：在半導(dǎo)體襯底上形成第一氧化硅層、第一氮化硅層以及第二氧化硅層，然后采用蝕刻方法形成間隙壁。

然后執(zhí)行源漏LDD注入，并在所述虛擬柵極的兩側(cè)外延生長半導(dǎo)體材料層，以形成抬升源漏。

具體地，在該步驟中可以使用本領(lǐng)常用的方法執(zhí)行源漏LDD注入，在此不再贅述。

可選地，在所述輸入輸出區(qū)虛擬柵極兩側(cè)的所述半導(dǎo)體襯底中形成第一凹槽，可選地，所述第一凹槽為“∑”形凹槽，在該步驟中可以選用干法蝕刻所述第一源漏區(qū)，在所述干法蝕刻中可以選用CF₄、CHF₃，另外加上N₂、CO₂、O₂中的一種作為蝕刻氣氛，其中氣體流量為CF₄ 10-200sccm，CHF₃10-200sccm，N₂或CO₂或O₂10-400sccm，所述蝕刻壓力為30-150mTorr，蝕刻時(shí)間為5-120s。

接著，在所述第一凹槽中外延生長應(yīng)力層，以形成源漏。

進(jìn)一步，在本發(fā)明中所述應(yīng)力層選擇SiGe或SiC，在本發(fā)明中所述外延可以選用減壓外延、低溫外延、選擇外延、液相外延、異質(zhì)外延、分子束外延中的一種。

此外，所述方法還進(jìn)一步包括形成接觸孔蝕刻停止層的步驟，所述形成方法可以選用本領(lǐng)域常用的各種方法，在此不再贅述。

然后，沉積所述層間介電層107并平坦化，以填充所述虛擬柵極之間的間隙。

具體地，如圖7所示，沉積層間介電層107并平坦化，平坦化所述對層間介電層至所述虛擬柵極的頂部。

其中，所述層間介電層可以選用本領(lǐng)域中常用的介電材料，例如各種氧化物等，在該實(shí)施例中層間介電層107可以選用SiO₂，其厚度并不局限于某一數(shù)值。

所述平坦化處理的非限制性實(shí)例包括機(jī)械平坦化方法和化學(xué)機(jī)械拋光平坦化方法。

執(zhí)行步驟105，去除所述虛擬柵極102。

具體地，如圖8所示，去除所述虛擬柵極，形成溝槽。所述去除的方法可以是光刻和蝕刻。在蝕刻過程中所用的氣體包括HBr，其作為主要蝕刻氣體；還包括作為刻蝕補(bǔ)充氣體的O₂或Ar，其可以提高刻蝕的品質(zhì)。

執(zhí)行步驟106，在所述柵極氧化物層105和所述層間介電層107上形成緩沖層106，以覆蓋所述柵極氧化物層105和所述層間介電層107。

具體地，如圖9所示，其中，所述緩沖層106可以選用氧化物，但并不局限于某一種。

在所述輸入輸出區(qū)中形成所述緩沖層，在對所述輸入輸出區(qū)進(jìn)行濕法清洗過程中所述輸入輸出區(qū)的緩沖層對所述柵極氧化物層形成保護(hù)，以防止所述柵極氧化物層中的氮的損失，并且能夠進(jìn)一步提高所述輸入輸出區(qū)中所述柵極氧化物層的表面質(zhì)量，以進(jìn)一步提高器件的性能和良率。

執(zhí)行步驟107，去除所述核心區(qū)中的所述緩沖層106和所述柵極氧化物層105，以露出所述半導(dǎo)體襯底。

具體地，去除所述核心區(qū)中的所述緩沖層106和所述柵極氧化物層105的方法包括

步驟1071：在所述輸入輸出區(qū)的所述緩沖層上形成保護(hù)層109，以覆蓋所述緩沖層；

其中，所述保護(hù)層可以選用PR、DARC等材料，在該實(shí)施例中選用PR，如圖10所示。

步驟1072：去除所述核心區(qū)中所述緩沖層以及所述柵極氧化物層105，如圖11所示；

可選地，在該步驟中選用SiCoNi制程的方法全面去除所述緩沖層106和所述柵極氧化物層105，以露出所述半導(dǎo)體襯底。

步驟1073：去除所述保護(hù)層，以露出所述輸入輸出區(qū)中的所述緩沖層 106，如圖12所示。

執(zhí)行步驟108，對所述輸入輸出區(qū)進(jìn)行濕法清洗，以去除所述輸入輸出區(qū)中的所述緩沖層并對含氮的所述柵極氧化物層105清洗。

具體地，如圖13所示，對所述輸入輸出區(qū)進(jìn)行濕法清洗，以去除所述輸入輸出區(qū)中的所述緩沖層并對含氮的所述柵極氧化物層清洗，在該過程中所述輸入輸出區(qū)的緩沖層對所述柵極氧化物層形成保護(hù)，以防止所述柵極氧化物層中的氮的損失，并且能夠進(jìn)一步提高所述輸入輸出區(qū)中所述柵極氧化物層的表面質(zhì)量，以進(jìn)一步提高器件的性能和良率。

在該步驟中選用DHF去除所述輸入輸出區(qū)中的所述緩沖層并對含氮的所述柵極氧化物層105清洗。

執(zhí)行步驟109，在所述虛擬開口中形成界面層110和高K介電層111。

具體地，如圖14所示，首先在所述虛擬開口中沉積高K介電層107，其中所述高K介電層可以選用本領(lǐng)域常用的介電材料，例如在Hf0₂中引入Si、Al、N、La、Ta等元素并優(yōu)化各元素的比率來得到的高K材料等。形成所述高K介電層的方法可以是物理氣相沉積工藝或原子層沉積工藝。

在本發(fā)明的實(shí)施例中，在凹槽中形成Hf0₂介電層，其厚度為15到60埃。

然后在高K介電層上形成覆蓋層，所述覆蓋層可以選用TiN，進(jìn)一步，還可以在所述覆蓋層上形成擴(kuò)散阻擋層，可以是TaN層或AlN層。在本發(fā)明的一個(gè)實(shí)施例中，在CVD反應(yīng)腔中進(jìn)行所述TaN層或AlN層的沉積，所選擇的工藝條件包括壓強(qiáng)為1-100乇，溫度為500-1000攝氏度。所沉積的TaN層或AlN層具有10-50埃的厚度。

最后形成導(dǎo)電層，所述導(dǎo)電層可以是鋁層，也可以是銅或鎢層。在本發(fā)明的一個(gè)實(shí)施例中使用Al形成所述導(dǎo)電層，可以用CVD或PVD的方法進(jìn)行沉積。在該導(dǎo)電層形成之后，在300-500攝氏度溫度下進(jìn)行退火。其在含氮環(huán)境中反應(yīng)的時(shí)間為10-60分鐘。

至此，完成了本發(fā)明實(shí)施例的半導(dǎo)體器件制備的相關(guān)步驟的介紹。在上述步驟之后，還可以包括其他相關(guān)步驟，此處不再贅述。并且，除了上述步驟之外，本實(shí)施例的制備方法還可以在上述各個(gè)步驟之中或不同的步驟之間包括其他步驟，這些步驟均可以通過現(xiàn)有技術(shù)中的各種工藝來實(shí)現(xiàn)，此處不再贅述。

本發(fā)明為了解決現(xiàn)有技術(shù)中存在問題，提供了一種半導(dǎo)體器件的制備方法，所述方法在首先在核心區(qū)和輸入輸出區(qū)上的鰭片上形成柵極氧化物層和虛擬柵極，然后去除所述虛擬柵極，以露出柵極氧化物層，然后在所述柵極氧化物層上形成緩沖層，接著去除所述核心區(qū)中的所述緩沖層和所述柵極氧化物層，以露出所述半導(dǎo)體襯底，在該步驟中保留所述輸入輸出區(qū)中的所述緩沖層；對所述輸入輸出區(qū)進(jìn)行濕法清洗，以去除所述輸入輸出區(qū)中的所述緩沖層并對含氮的所述柵極氧化物層清洗，在該過程中所述輸入輸出區(qū)的緩沖層對所述柵極氧化物層形成保護(hù)，以防止所述柵極氧化物層中的氮的損失，并且能夠進(jìn)一步提高所述輸入輸出區(qū)中所述柵極氧化物層的表面質(zhì)量，以進(jìn)一步提高器件的性能和良率。

參照圖15，其中示出了本發(fā)明制備所述半導(dǎo)體器件的工藝流程圖，用于簡要示出整個(gè)制造工藝的流程，包括以下步驟：

步驟S1：提供半導(dǎo)體襯底，所述半導(dǎo)體襯底包括核心區(qū)和輸入輸出區(qū)，其中，在所述核心區(qū)和所述輸入輸出區(qū)上均形成有若干鰭片；

步驟S2：在所述鰭片上形成環(huán)繞所述鰭片的含氮的柵極氧化物層；

步驟S3：在所述含氮的柵極氧化物層上形成虛擬柵極并在所述虛擬柵極之間形成層間介電層，以填充所述虛擬柵極之間的間隙；

步驟S4：去除所述虛擬柵極，以形成虛擬開口，露出含氮的所述柵極氧化物層；

步驟S5：在所述柵極氧化物層和所述層間介電層上形成緩沖層，以覆蓋所述柵極氧化物層和所述層間介電層；

步驟S6：去除所述核心區(qū)中的所述緩沖層和所述柵極氧化物層，以露出所述半導(dǎo)體襯底；

步驟S7：對所述輸入輸出區(qū)進(jìn)行濕法清洗，以去除所述輸入輸出區(qū)中的所述緩沖層并對含氮的所述柵極氧化物層清洗。

實(shí)施例二

本發(fā)明還提供了一種半導(dǎo)體器件，所述半導(dǎo)體器件選用實(shí)施例一所述的方法制備。

所述半導(dǎo)體器件包括半導(dǎo)體襯底101，所述半導(dǎo)體襯底可以是以下所提到的材料中的至少一種：硅、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、 絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。在該實(shí)施例中半導(dǎo)體襯底101選用硅。

其中所述半導(dǎo)體襯底包括核心區(qū)域和輸入輸出區(qū)域，以在后續(xù)的步驟中形成不同的器件。

在半導(dǎo)體襯底上形成有多個(gè)鰭片，鰭片的寬度全部相同，或者鰭片分為具有不同寬度的多個(gè)鰭片組。

所述半導(dǎo)體器件還進(jìn)一步包括環(huán)繞所述鰭片設(shè)置的金屬柵極結(jié)構(gòu)，所述金屬柵結(jié)構(gòu)的側(cè)壁上形成有偏移側(cè)壁和間隙壁。

所述偏移側(cè)墻的材料例如是氮化硅，氧化硅或者氮氧化硅等絕緣材料。隨著器件尺寸的進(jìn)一步變小，器件的溝道長度越來越小，源漏極的粒子注入深度也越來越小，偏移側(cè)墻的作用在于以提高形成的晶體管的溝道長度，減小短溝道效應(yīng)和由于短溝道效應(yīng)引起的熱載流子效應(yīng)。

在所形成的偏移側(cè)墻上形成有間隙壁(Spacer)，所述間隙壁可以為氧化硅、氮化硅、氮氧化硅中一種或者它們組合構(gòu)成。

在所述柵極結(jié)構(gòu)的兩側(cè)形成有抬升源漏。其中，第一源漏選擇SiGe，所述第二源漏選用SiC層。

在所述輸入輸出區(qū)所述柵極結(jié)構(gòu)包括柵極氧化物105，在所述核心區(qū)所述柵極結(jié)構(gòu)包括界面層。

所述柵極氧化物105通過ISSG+DPN+PNA的方法形成，以提高半導(dǎo)體器件的性能。

在所述界面層和所述柵極氧化物層上形成有高K介電層111。其中所述高K介電層可以選用本領(lǐng)域常用的介電材料，例如在Hf02中引入Si、Al、N、La、Ta等元素并優(yōu)化各元素的比率來得到的高K材料等。形成所述高K介電層的方法可以是物理氣相沉積工藝或原子層沉積工藝。

在高K介電層上形成有覆蓋層，所述覆蓋層可以選用TiN，進(jìn)一步，還可以在所述覆蓋層上形成有擴(kuò)散阻擋層，可以是TaN層或AlN層。在本發(fā)明的一個(gè)實(shí)施例中，在CVD反應(yīng)腔中進(jìn)行所述TaN層或AlN層的沉積，所選擇的工藝條件包括壓強(qiáng)為1-100乇，溫度為500-1000攝氏度。所沉積的TaN層或AlN層具有10-50埃的厚度。

最后形成有導(dǎo)電層，所述導(dǎo)電層可以是鋁層，也可以是銅或鎢層。在本發(fā)明的一個(gè)實(shí)施例中使用Al形成所述導(dǎo)電層，可以用CVD或PVD的方法進(jìn)行沉積。在該導(dǎo)電層形成之后，在300-500攝氏度溫度下進(jìn)行退火。其在含氮環(huán)境中反應(yīng)的時(shí)間為10-60分鐘。

本發(fā)明所述方法中在形成金屬柵極時(shí)所述輸入輸出區(qū)的緩沖層對所述柵極氧化物層形成保護(hù)，以防止所述柵極氧化物層中的氮的損失，并且能夠進(jìn)一步提高所述輸入輸出區(qū)中所述柵極氧化物層的表面質(zhì)量，以進(jìn)一步提高器件的性能和良率。

實(shí)施例三

本發(fā)明還提供了一種電子裝置，包括實(shí)施例二所述的半導(dǎo)體器件。其中，半導(dǎo)體器件為實(shí)施例二所述的半導(dǎo)體器件，或根據(jù)實(shí)施例一所述的制備方法得到的半導(dǎo)體器件。

本實(shí)施例的電子裝置，可以是手機(jī)、平板電腦、筆記本電腦、上網(wǎng)本、游戲機(jī)、電視機(jī)、VCD、DVD、導(dǎo)航儀、照相機(jī)、攝像機(jī)、錄音筆、MP3、MP4、PSP等任何電子產(chǎn)品或設(shè)備，也可為任何包括所述半導(dǎo)體器件的中間產(chǎn)品。本發(fā)明實(shí)施例的電子裝置，由于使用了上述的半導(dǎo)體器件，因而具有更好的性能。

本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。