本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種互補(bǔ)納米線半導(dǎo)體器件及其制造方法。

背景技術(shù)：

具有高遷移率的溝道材料(例如SiGe、Ge和III-V族材料)的窄鰭形結(jié)構(gòu)的FinFET器件或納米線環(huán)繞柵極器件能夠在提供所需的靜電控制和開啟速度方面代替互補(bǔ)型硅器件。

由于InGaAs具有很高電子遷移率，因此，在nMOSFET通道的材料選擇中，InGaAs一直被視為在未來的超低功耗、高性能CMOS中極具潛力的材料之一。由于Ge在尺寸急劇縮小的MOSFET中具有良好的空穴傳輸能力，其通常被視為在pMOSFET溝道中極具潛力的材料之一。在3D器件結(jié)構(gòu)例如三柵結(jié)構(gòu)和環(huán)繞柵結(jié)構(gòu)中通常都是必用的材質(zhì)。

在美國公開的專利US20100164102 A1中，其公開了在硅上鰭形結(jié)構(gòu)中使用鍺納米線的結(jié)構(gòu)，在其公開的內(nèi)容中，鍺硅外延線包圍在鰭部頂端，因此所形成的鍺硅外延線為具有硅核的外延線，雖然通過后續(xù)的氧化退火處理，能夠使鍺向中心聚集以形成鍺納米線，但是由于內(nèi)核硅含量較高，因此提高鍺納米線中鍺含量的工藝難度較大，因此所形成的半導(dǎo)體器件中，納米線內(nèi)鍺含量較低，從而影響所形成的半導(dǎo)體器件的性能。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種互補(bǔ)納米線半導(dǎo)體器件及其制造方法，能夠提 高納米線內(nèi)鍺的含量，從而提高器件的性能。

為了實現(xiàn)上述目的，本發(fā)明提出了一種互補(bǔ)納米線半導(dǎo)體器件的制造方法，包括步驟：

提供基底，所述基底上設(shè)有NMOS有源區(qū)域、PMOS有源區(qū)域以及隔離區(qū)；

在所述NMOS有源區(qū)域和PMOS有源區(qū)域暴露出的基底上形成多邊體的第一納米線，所述第一納米線的材質(zhì)為鍺硅晶體材料；

采用選擇性腐蝕方法減薄所述隔離區(qū)和基底，使所述第一納米線懸空于所述基底上方；

在所述NMOS有源區(qū)域上的第一納米線表面形成一層III-V族半導(dǎo)體晶體材料；

對所述PMOS有源區(qū)域上的第一納米線進(jìn)行多次熱氧化-去除氧化層工藝處理，使所述第一多邊體外延線變?yōu)閳A柱形的第二納米線；

形成覆蓋在所述第一納米線、第二納米線和基底表面的介質(zhì)層；

在所述基底上形成柵極，所述柵極包圍所述第一納米線、第二納米線和介質(zhì)層。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，所述熱氧化-去除氧化層工藝步驟包括：

采用高溫?zé)嵫趸ㄔ谒龅谝患{米線形成氧化層；

刻蝕去除位于所述第一納米線表面的氧化層，以使第一納米線圓形化。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，將所述熱氧化-去除氧化層工藝重復(fù)2～4次。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，在重復(fù)完畢熱氧化-去除氧化層工藝后，對所述第二納米線進(jìn)行氫氣氛圍下的高溫退火處理。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，所述第一納米線或第二納米線中鍺的質(zhì)量百分比含量范圍為15％～95％。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，采用CVD、 MOCVD、MBE或ALD工藝形成所述第一納米線。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，所述第一納米線的長度范圍為2納米～50納米。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，所述第一納米線橫截面為棱形或六邊形。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，所述第一納米線橫截面對角線的長度范圍為2納米～5納米。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，所述III-V族半導(dǎo)體晶體材料為InGaAs或InAs。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，采用選擇性腐蝕方法減薄所述隔離區(qū)和基底的步驟包括：

采用濕法刻蝕對所述隔離區(qū)進(jìn)行回刻蝕，暴露出部分基底；

采用四甲基氫氧化銨對暴露出的基底進(jìn)行選擇性刻蝕，使所述第一納米線懸空。

進(jìn)一步的，在所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法中，在所述NMOS有源區(qū)域上的第一納米線表面形成一層III-V族半導(dǎo)體晶體材料的步驟包括：

在所述PMOS有源區(qū)域上的第一納米線處形成硬掩膜層；

采用CVD、MOCVD、MBE或ALD工藝在所述NMOS有源區(qū)域上的第一納米線表面形成所述III-V族半導(dǎo)體晶體材料；

去除所述硬掩膜層。

在本發(fā)明中，還提出了一種互補(bǔ)納米線半導(dǎo)體器件，采用如上文所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法制備而成，包括：基底、隔離層、第一納米線、第二納米線、介質(zhì)層及柵極，其中，所述隔離層位于所述基底內(nèi)，所述第一納米線表面形成有III-V族半導(dǎo)體晶體材料，所述第一納米線、第二納米線懸空在所述基底上，所述介質(zhì)層形成在所述基底、第一納米線和第二納米線表面，所述柵極形成在所述基底上，并包圍所述第一納米線、第二納米線和介質(zhì)層，所 述第一納米線的橫截面為多邊形，所述第二納米線的橫截面為圓形。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果主要體現(xiàn)在：采用多次熱氧化-去除氧化層工藝對第一納米線進(jìn)行處理時，熱氧化法會與第一納米線中的硅進(jìn)行反應(yīng)生成氧化層，可以降低第一納米線中硅的含量，提高鍺的含量，進(jìn)而提高半導(dǎo)體器件的性能；此外，采用本發(fā)明中的技術(shù)方案，能夠通過較為簡單的工藝形成圓柱形的第二納米線，降低了制造難度。

附圖說明

圖1為本發(fā)明一實施例中互補(bǔ)納米線半導(dǎo)體器件的制造方法的流程圖；

圖2至圖10為本發(fā)明一實施例中形成互補(bǔ)納米線半導(dǎo)體器件過程中的剖面示意圖。

具體實施方式

下面將結(jié)合示意圖對本發(fā)明的互補(bǔ)納米線半導(dǎo)體器件及其制造方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應(yīng)當(dāng)被理解為對于本領(lǐng)域技術(shù)人員的廣泛知道，而并不作為對本發(fā)明的限制。

為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細(xì)描述公知的功能和結(jié)構(gòu)，因為它們會使本發(fā)明由于不必要的細(xì)節(jié)而混亂。應(yīng)當(dāng)認(rèn)為在任何實際實施例的開發(fā)中，必須做出大量實施細(xì)節(jié)以實現(xiàn)開發(fā)者的特定目標(biāo)，例如按照有關(guān)系統(tǒng)或有關(guān)商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應(yīng)當(dāng)認(rèn)為這種開發(fā)工作可能是復(fù)雜和耗費時間的，但是對于本領(lǐng)域技術(shù)人員來說僅僅是常規(guī)工作。

在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。

請參考圖1，在本實施例中，提出了一種互補(bǔ)納米線半導(dǎo)體器件的制造方法，包括步驟：

S100：提供基底，所述基底上設(shè)有NMOS有源區(qū)域、PMOS有源區(qū)域以及隔離區(qū)；

S200：在所述NMOS有源區(qū)域和PMOS有源區(qū)域暴露出的基底上形成多邊體的第一納米線，所述第一納米線的材質(zhì)為鍺硅晶體材料；

S300：采用選擇性腐蝕方法減薄所述隔離區(qū)和基底，使所述第一納米線懸空于所述基底上方；

S400：在所述NMOS有源區(qū)域上的第一納米線表面形成一層III-V族半導(dǎo)體晶體材料；

S500：對所述PMOS有源區(qū)域上的第一納米線進(jìn)行多次熱氧化-去除氧化層工藝處理，使所述第一多邊體外延線變?yōu)閳A柱形的第二納米線；

S600：形成覆蓋在所述第一納米線、第二納米線和基底表面的介質(zhì)層；

S700：在所述基底上形成柵極，所述柵極包圍所述第一納米線、第二納米線和介質(zhì)層。

具體的，請參考圖2，在本實施例中，所述基底100為硅片等半導(dǎo)體襯底，在所述基底100中形成有隔離區(qū)200，所述隔離區(qū)200通常為二氧化硅材質(zhì)的淺溝道隔離層(STI)；同時，在所述基底100上設(shè)有NMOS有源區(qū)域(以下簡稱NMOS區(qū))以及PMOS有源區(qū)域(以下簡稱PMOS區(qū))，后續(xù)會在NMOS區(qū)形成NMOS器件，在PMOS區(qū)形成PMOS器件。

請參考圖3，在步驟S200中，在暴露出的基底100上形成多邊體的第一納米線300，其中，所述第一納米線300橫截面為棱形或六邊形，其材質(zhì)為鍺硅晶體材料，優(yōu)選的，第一納米線300中鍺的質(zhì)量百分比含量范圍為15％～95％，例如是30％，并且所述第一納米線300可以采用CVD、MOCVD、MBE或ALD選擇性外延工藝形成，其第一納米線的長度范圍為2納米～50納米，例如是20納米，所述第一納米線300橫截面對角線的長度范圍為2納米～5納米，例如是 3納米。

請參考圖4和圖5，采用選擇性腐蝕方法減薄所述隔離區(qū)200和基底100的步驟包括：

采用濕法刻蝕對所述隔離區(qū)200進(jìn)行回刻蝕(Recess)，暴露出部分基底100，如圖4所示；

采用四甲基氫氧化銨(TMAH)對暴露出的基底100進(jìn)行選擇性刻蝕，使所述第一納米線300懸空，如圖5所示。

請參考圖6，在所述NMOS有源區(qū)域上的第一納米線表面形成一層III-V族半導(dǎo)體晶體材料的步驟包括：

在所述PMOS有源區(qū)域上的第一納米線300處形成硬掩膜層400，所述硬掩膜層400材質(zhì)為氮化硅，其為遮擋住PMOS有源區(qū)域上的第一納米線300；采用CVD、MOCVD、MBE或ALD工藝在所述NMOS有源區(qū)域上的第一納米線300表面形成所述III-V族半導(dǎo)體晶體材料500；接著，去除所述硬掩膜層400，如圖7所示。

其中，所述III-V族半導(dǎo)體晶體材料500優(yōu)選為InGaAs或InAs，其采用CVD、MOCVD、MBE或ALD外延工藝形成在NMOS有源區(qū)域上的第一納米線300表面。

請繼續(xù)參考圖7，在所述PMOS區(qū)上的第一納米線300的表面采用高溫?zé)嵫趸ㄐ纬裳趸瘜?00，其中氧化層600為二氧化硅，為氧氣與鍺硅中的硅發(fā)生的反應(yīng)；接著，刻蝕去除位于所述第一納米線300表面的氧化層600，以使第一納米線300圓形化，形成第二納米線310，如圖8所示。為了使第一納米線300圓形化更加良好，通常可以重復(fù)進(jìn)行2至4次熱氧化-去除氧化層工藝。

此外，在重復(fù)完畢熱氧化-去除氧化層工藝形成第二納米線310后，對所述第二納米線310進(jìn)行氫氣氛圍下的高溫退火處理。通過上述的熱氧化-去除氧化層工藝及高溫退火工藝之后，能夠降低硅在第二納米線310內(nèi)的含量，提高鍺的相對含量，從而能夠提高形成的器件的性能，在第二納米線310中鍺的質(zhì)量 百分比含量范圍為15％～95％，例如是50％。

請參考圖9，在所述第一納米線表面的III-V族半導(dǎo)體晶體材料500、第二納米線310和基底100及隔離層200的表面上形成介質(zhì)層700，其中，介質(zhì)層700為高k值介質(zhì)層，后續(xù)作為柵介質(zhì)層。

請參考圖10，在所述介質(zhì)層700的表面形成柵極800，其中柵極為金屬柵極，所述柵極800包圍所述第一納米線300和第二納米線310。

在本實施例的另一方面，還提出了一種互補(bǔ)納米線半導(dǎo)體器件，采用如上文所述的互補(bǔ)納米線半導(dǎo)體器件的制造方法制備而成，包括：基底、隔離層、第一納米線、第二納米線、介質(zhì)層及柵極，其中，所述隔離層位于所述基底內(nèi)，所述第一納米線表面形成有III-V族半導(dǎo)體晶體材料，所述第一納米線、第二納米線懸空在所述基底上，所述介質(zhì)層形成在所述基底、第一納米線和第二納米線表面，所述柵極形成在所述基底上，并包圍所述第一納米線、第二納米線和介質(zhì)層，所述第一納米線的橫截面為多邊形，所述第二納米線的橫截面為圓形。

綜上，在本發(fā)明實施例提供的互補(bǔ)納米線半導(dǎo)體器件及其制造方法中，采用多次熱氧化-去除氧化層工藝對第一納米線進(jìn)行處理時，熱氧化法會與第一納米線中的硅進(jìn)行反應(yīng)生成氧化層，可以降低第一納米線中硅的含量，提高鍺的含量，進(jìn)而提高半導(dǎo)體器件的性能；此外，采用本發(fā)明中的技術(shù)方案，能夠通過較為簡單的工藝形成圓柱形的第二納米線，降低了制造難度。

上述僅為本發(fā)明的優(yōu)選實施例而已，并不對本發(fā)明起到任何限制作用。任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。