專利名稱：制作懸浮納米線溝道型mosfet的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造工藝，尤其涉及一種制作懸浮納米線溝道型MOSFET的方法。
背景技術(shù)：
目前,懸浮納米線溝道型(Suspended Nanowire Channel)金屬氧化物半導體場效應晶體管(Metal-Oxide-Semiconductor Field Effect Transistor, M0SFET)由于其能耗較低而受到越來越多的關(guān)注，尤其在未來縮小至納米量級的集成電路中將會得到廣泛應用。圖1為現(xiàn)有的懸浮納米線溝道型MOSFET的示意圖。如圖1所示，懸浮納米線溝道型MOSFET的柵極101呈蝶形，即其中部的尺寸較小，兩端的尺寸較大。源極102包括位于柵極101的一側(cè)的第一部分和覆蓋柵極101的第二部分，同樣地，漏極103包括位于柵極101的另一側(cè)的第一部分和覆蓋柵極101的第二部分。此外，源極102的第一部分上還具有向柵極101的中心延伸的延伸部102A，且漏極103的第一部分上也具有向柵極101的中心延伸的延伸部103A。溝道104連接在源極102的延伸部102A和漏極103的延伸部103A之間，且位于柵極101兩側(cè)的溝道104與柵極101之間還存在間隙105。溝道104與柵極101之間的間隙105使得該MOSFET即使在關(guān)閉狀態(tài)下操作，也能夠顯示出極低的柵極漏電流。此外，通過調(diào)整間隙105的尺寸、溝道104的長度和有源區(qū)的長度還能夠調(diào)整閾值電壓?；谶@種懸浮納米線溝道型MOSFET的上述特點，人們開始對懸浮納米線溝道型MOSFET的制作工藝進行研究，以獲得成熟穩(wěn)定的工藝窗口。因此，目前急需一種制作懸浮納米線溝道型MOSFET的方法，以解決上述問題。
發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡化形式的概念，這將在具體實施方式
部分中進一步詳細說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了 一種制作懸浮納米線溝道型MOSFET的方法，包括:a)提供半導體襯底，所述半導體襯底上形成有氧化物層和柵極；b)在所述氧化物層和所述柵極上依次形成有阻擋層、犧牲層和多晶硅層；c)對所述多晶硅層進行刻蝕，以在所述犧牲層上所述柵極的兩側(cè)形成溝道；d)去除所述犧牲層。優(yōu)選地，所述阻擋層的材料為氮化物或氧化物。優(yōu)選地，所述犧牲層的材料包括無定形碳或正硅酸乙酯。優(yōu)選地，所述犧牲層的材料為無定形碳。優(yōu)選地，采用干法刻蝕去除所述犧牲層，所述刻蝕氣體為02、CO2, CO、HBr和Cl2中的一種或多種。優(yōu)選地，采用濕法刻蝕去除所述犧牲層，所述刻蝕溶液為氫氟酸溶液。
優(yōu)選地，所述犧牲層的厚度為10_60nm。優(yōu)選地，所述多晶硅層的形成方法包括:在所述犧牲層上形成非晶硅層；以及通過固相晶化法將所述非晶硅層轉(zhuǎn)變?yōu)樗龆嗑Ч鑼?。?yōu)選地，所述c)步驟中對所述多晶硅層進行刻蝕形成所述溝道的同時，還形成了源極區(qū)和漏極區(qū)。優(yōu)選地，所述c)步驟之后還包括對所述源極區(qū)和所述漏極區(qū)進行摻雜，以分別形成源極和漏極的步驟。采用本發(fā)明的方法制作的懸浮納米線溝道型MOSFET具有較大的工藝窗口，并且在制作過程中具有較高的良品率。此外，本發(fā)明的方法獲得的懸浮納米線溝道型MOSFET具有較低的柵極漏電流和較高的漏極電流。
本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖1為現(xiàn)有的懸浮納米線溝道型MOSFET的示意圖；以及圖2A-2E示出了根據(jù)本發(fā)明一個實施方式制作懸浮納米線溝道型MOSFET工藝流程中各步驟所獲得的器件的剖視圖。
具體實施例方式接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實施例。但是，本發(fā)明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。應當明白，當元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)?，或者可以存在居間的元件或?qū)印Ｏ喾?，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r，則不存在居間的元件或?qū)?。圖2A-2E示出了根據(jù)本發(fā)明一個實施方式制作懸浮納米線溝道型MOSFET工藝流程中各步驟所獲得的器件的剖視圖。應當注意的是，半導體器件中的部分器件結(jié)構(gòu)可以由CMOS制作流程來制造，因此在本發(fā)明的方法之前、之中或之后可以提供額外的工藝，且其中某些工藝在此僅作簡單的描述。下面將結(jié)合圖2A-2E來詳細說明本發(fā)明的制作方法。根據(jù)本發(fā)明的制作方法包括以下步驟:步驟一:提供半導體襯底，所述半導體襯底上形成有氧化物層和柵極；如圖2A所示，提供半導體襯底200，該半導體襯底200可以為以下所提到的材料中的至少一種:硅、砷化鎵、絕緣體上硅(SOI)、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。半導體襯底200上可以被定義有源區(qū)。此外，在半導體襯底200中可以形成有隔離結(jié)構(gòu)(未示出)，所述隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)等，隔離結(jié)構(gòu)可以由氧化硅、氮化硅、氮氧化硅、氟摻雜玻璃和/或其它現(xiàn)有的低介電常數(shù)材料形成。為了簡化，此處僅以一空白來表不半導體襯底200。并且，在半導體襯底200上形成有氧化物層201。作為示例，氧化物層201可以是通過氧化工藝在氧蒸氣環(huán)境中約800 1000攝氏度的溫度下形成的二氧化硅層。在氧化物層201上形成有柵極202，柵極202可以是采用化學氣相沉積法形成的摻雜多晶硅層。步驟二:在氧化物層和柵極上依次形成有阻擋層、犧牲層和多晶硅層；如圖2B所示，在氧化物層201和柵極202上依次形成有阻擋層203、犧牲層204和多晶娃層205。阻擋層203的材料可以為氮化物或氧化物，阻擋層203用于在后續(xù)工藝中保護氧化物層201和柵極202免受損傷。犧牲層204的材料包括無定形碳或正硅酸乙酯。由于犧牲層204需要在后續(xù)工藝中去除，并且在去除過程中盡量避免對周圍結(jié)構(gòu)(例如阻擋層203和多晶硅層205)的影響，優(yōu)選地，犧牲層204選擇由對于周圍結(jié)構(gòu)具有較高選擇比的材料形成，即犧牲層204由無定形碳形成。此外，由于犧牲層204的厚度與隨后形成的間隙的寬度有關(guān)，因此，本領(lǐng)域的技術(shù)人員可以根據(jù)待形成的間隙的寬度來選擇犧牲層204的厚度。作為示例，犧牲層204的厚度可以為10-60nm。根據(jù)本發(fā)明一個實施例，多晶硅層205可以是通過以下方法形成的:首先，在犧牲層204上形成非晶硅層(未示出)；然后，通過固相晶化法將該非晶硅層轉(zhuǎn)變?yōu)槎嗑Ч鑼?05。固相晶化法例如是將非晶硅層置于氮氣的環(huán)境下進行退火，其中，退火時間可以為5-8小時，退火溫度可以為500-800°C。步驟三:對多晶硅層進行刻蝕，以在犧牲層上柵極的兩側(cè)形成溝道；如圖2C所示，采用例如干法對多晶硅層205進行刻蝕，以在犧牲層204上柵極202的兩側(cè)形成溝道206。該步驟可以采用本領(lǐng)域內(nèi)常用的刻蝕方法，這里不再詳述。此外，該步驟中對多晶硅層205進行刻蝕形成溝道206的同時，還可以形成源極區(qū)和漏極區(qū)。本領(lǐng)域的技術(shù)人員可以理解的是，通過設(shè)置適當?shù)难谀觼砀采w多晶硅層205上的部分區(qū)域，以便形成源極區(qū)和漏極區(qū)。進一步，該步驟之后還包括對源極區(qū)和漏極區(qū)進行摻雜(如圖2D所示)，以分別形成源極和漏極的步驟。具體地，可以在圖2C所示的半導體器件上形成暴露源極區(qū)和漏極區(qū)的光刻膠層，然后執(zhí)行離子注入工藝以形成源極和漏極。當預形成的半導體器件為P型時，摻雜劑為P型摻雜劑，例如硼(B)和/或銦(In);當預形成的半導體器件為N型時，摻雜劑為N型摻雜劑，例如砷(As)和/或磷(P)。步驟四:去除犧牲層。如圖2E所示，去除犧牲層204，該步驟所使用的方法可以為干法刻蝕，也可以為濕法刻蝕。根據(jù)本發(fā)明一個實施方式，犧牲層204是由無定形碳形成的，干法刻蝕所采用的刻蝕氣體可以為02、CO2, CO、HBr和Gl2中的一種或多種；濕法刻蝕的刻蝕溶液可以為氫氟酸溶液等。采用本發(fā)明的方法制作的懸浮納米線溝道型MOSFET具有較大的工藝窗口，并且在制作過程中具有較高的良品率。此外，本發(fā)明的方法獲得的懸浮納米線溝道型MOSFET具有較低的柵極漏電流和較高的漏極電流。本發(fā)明已經(jīng)通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護的范圍以內(nèi)。本發(fā)明的保護范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種制作懸浮納米線溝道型MOSFET的方法，包括: a)提供半導體襯底，所述半導體襯底上形成有氧化物層和柵極； b)在所述氧化物層和所述柵極上依次形成有阻擋層、犧牲層和多晶硅層； c)對所述多晶硅層進行刻蝕，以在所述犧牲層上所述柵極的兩側(cè)形成溝道； d)去除所述犧牲層。
2.如權(quán)利要求1所述的方法，其特征在于，所述阻擋層的材料為氮化物或氧化物。
3.如權(quán)利要求1所述的方法，其特征在于，所述犧牲層的材料包括無定形碳或正硅酸乙酯。
4.如權(quán)利要求3所述的方法，其特征在于，所述犧牲層的材料為無定形碳。
5.如權(quán)利要求4所述的方法，其特征在于，采用干法刻蝕去除所述犧牲層，所述刻蝕氣體為02、C02、C0、HBr和Cl2中的一種或多種。
6.如權(quán)利要求4所述的方法，其特征在于，采用濕法刻蝕去除所述犧牲層，所述刻蝕溶液為氫氟酸溶液。
7.如權(quán)利要求1所述的方法，其特征在于，所述犧牲層的厚度為10-60nm。
8.如權(quán)利要求1所述的方法，其特征在于，所述多晶硅層的形成方法包括: 在所述犧牲層上形成非晶硅層；以及 通過固相晶化法將所述非晶硅層轉(zhuǎn)變?yōu)樗龆嗑Ч鑼印?br>
9.如權(quán)利要求1所述的方法，其特征在于，所述c)步驟中對所述多晶硅層進行刻蝕形成所述溝道的同時，還形成了源極區(qū)和漏極區(qū)。
10.如權(quán)利要求9所述的方法，其特征在于，所述C)步驟之后還包括對所述源極區(qū)和所述漏極區(qū)進行摻雜，以分別形成源極和漏極的步驟。
全文摘要
本發(fā)明公開了一種制作懸浮納米線溝道型MOSFET的方法，包括a)提供半導體襯底，所述半導體襯底上形成有氧化物層和柵極；b)在所述氧化物層和所述柵極上依次形成有阻擋層、犧牲層和多晶硅層；c)對所述多晶硅層進行刻蝕，以在所述犧牲層上所述柵極的兩側(cè)形成溝道；d)去除所述犧牲層。采用本發(fā)明的方法制作的懸浮納米線溝道型MOSFET具有較大的工藝窗口，并且在制作過程中具有較高的良品率。此外，本發(fā)明的方法獲得的懸浮納米線溝道型MOSFET具有較低的柵極漏電流和較高的漏極電流。
文檔編號H01L21/336GK103165462SQ201110425829
公開日2013年6月19日 申請日期2011年12月19日 優(yōu)先權(quán)日2011年12月19日
發(fā)明者王冬江, 張海洋 申請人:中芯國際集成電路制造(上海)有限公司