本發(fā)明涉及半導(dǎo)體制作領(lǐng)域，特別涉及一種納米線場效應(yīng)晶體管及其形成方法。

背景技術(shù)：

集成電路已經(jīng)從單一的芯片上集成數(shù)十個器件發(fā)展為集成數(shù)百萬器件。傳統(tǒng)的集成電路的性能和復(fù)雜性已經(jīng)遠遠超過了最初的想象。為了實現(xiàn)在復(fù)雜性和電路密度(在一定芯片面積上所能容納的器件的數(shù)量)方面的提高，器件的特征尺寸，也稱為“幾何尺寸(geometry)”，隨著每一代的集成電路已經(jīng)越變越小。提高集成電路密度不僅可以提高集成電路的復(fù)雜性和性能，而且對于消費者來說也能降低消費?；趯呻娐沸酒呙芏?、高速度、低功耗的需求，集成電路越來越向高密度、高速度、低功耗方向發(fā)展。

當(dāng)集成電路中的場效應(yīng)晶體管的特征尺寸減小到32nm以下時，傳統(tǒng)的場效應(yīng)晶體管的形成方法已不適應(yīng)，提出了納米線場效應(yīng)晶體管。其中納米線場效應(yīng)晶體管是指溝道長度為納米(nm)數(shù)量級的場效應(yīng)晶體管，實際上，也就是溝道的長度短到與溝道的厚度可相比擬時的場效應(yīng)晶體管。納米線場效應(yīng)晶體管形成有高的電流開關(guān)比，同時受短溝道效應(yīng)和漏致勢壘降低效應(yīng)影響較小。

隨著納米技術(shù)的發(fā)展，在納米材料中引入了超晶格材料，其中，超晶格是由兩種或多種不同摻雜、不同組分的半導(dǎo)體超薄層交替疊合生長在基底上，并且在其外延方向上形成附加一維周期的人造結(jié)構(gòu)。隨著超晶格材料在納米器件中應(yīng)用的不斷深入，目前在一維納米材料納米線中引入了超晶格結(jié)構(gòu)，以擴充納米線的功能。

現(xiàn)有技術(shù)中，形成超晶格納米線場效應(yīng)晶體管的方法包括：提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成交疊堆疊的單晶鍺硅層和單晶硅層的堆疊結(jié)構(gòu)，堆疊結(jié)構(gòu)中單晶鍺硅層和單晶硅層均至少為一層；刻蝕去除所述堆疊結(jié)構(gòu)中的部分單晶鍺硅層和單晶硅層，形成納米線；刻蝕去除納米線底部的單晶硅 鍺層，形成凹槽，所述納米線懸置于所述凹槽上方；進行退火工藝，使得形成的納米線呈圓柱；在納米線表面上形成柵介質(zhì)層，在柵介質(zhì)層上形成柵電極，所述柵電極包圍所述納米線。

現(xiàn)有技術(shù)形成的納米線場效應(yīng)晶體管的性能仍有待提升。

技術(shù)實現(xiàn)要素：

本發(fā)明解決的問題是怎樣提高形成的納米線場效應(yīng)晶體管的性能。

為解決上述問題，本發(fā)明提供一種納米線場效應(yīng)晶體管的形成方法，，包括：

提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有若干懸空的納米線；

形成包圍所述納米線偽柵極結(jié)構(gòu)；

形成覆蓋所述半導(dǎo)體襯底和偽柵極結(jié)構(gòu)的介質(zhì)層，所述介質(zhì)層的表面與偽柵極結(jié)構(gòu)的表面齊平；

去除所述偽柵極結(jié)構(gòu)，形成暴露出納米線表面的凹槽；

回刻蝕去除位于凹槽內(nèi)的部分厚度的納米線；

在所述去除部分厚度后的納米線表面上外延生長形成半導(dǎo)體溝道層；

在所述半導(dǎo)體溝道層的表面上形成高K柵介質(zhì)層；

在所述高K柵介質(zhì)層上形成金屬柵電極，所述金屬柵電極包圍納米線。

可選的，所述納米線的材料為SiGe、SiC、Ge、GeSn或Ⅲ-Ⅴ化合物。

可選的，所述去除部分厚度的納米線采用各向同性的干法刻蝕工藝。

可選的，所述各向同性的干法刻蝕工藝采用的刻蝕氣體為HCl和CF₄，所述HCl的流量為5slm～500slm，CF₄的流量為5slm～500slm，腔室壓力為5torr～500torr，腔室溫度為25～1000攝氏度。

可選的，所述納米線被去除的厚度為1～20nm。

可選的，所述半導(dǎo)體溝道層的材料為Si、SiB、SiGe、SiC、Ge、GeSn、SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物。

可選的，其特征在于，所述半導(dǎo)體溝道層的形成工藝為選擇性外延工藝。

可選的，所述半導(dǎo)體溝道層的材料為SiGe，選擇性外延工藝采用的源氣體為SiH₄和GeH₄，SiH₄的流量為5sccm～500sccm，GeH₄的流量5sccm～500sccm，選擇性氣體為HCl，HCl流量為10～500slm，腔室壓力為5～50torr，腔室溫度為500～1000攝氏度，反應(yīng)時間為30～3000S。

可選的，所述半導(dǎo)體溝道層的厚度等于納米線被回刻蝕去除的厚度。

可選的，所述半導(dǎo)體溝道層的厚度為1～20nm。

可選的，在形成偽柵極結(jié)構(gòu)后，還包括：在所述偽柵極結(jié)構(gòu)的側(cè)壁表面形成側(cè)墻。

可選的，還包括：在偽柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底上形成源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)分別與納米線的兩端相連。

可選的，所述偽柵極結(jié)構(gòu)的材料與納米線的材料不相同。

可選的，所述偽柵極結(jié)構(gòu)的材料為多晶硅、無定形硅或無形碳。

本發(fā)明還提供了一種納米線場效應(yīng)晶體管，包括：

半導(dǎo)體襯底，所述半導(dǎo)體襯底上形成有若干懸空的納米線；

位于納米線表面的半導(dǎo)體溝道層；

在所述半導(dǎo)體溝道層的表面上的高K柵介質(zhì)層；

位于高K柵介質(zhì)層上的金屬柵電極，所述金屬柵電極包圍納米線。

可選的，所述半導(dǎo)體溝道層的材料為Si、SiB、SiGe、SiC、Ge、GeSn、SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物。

可選的，所述半導(dǎo)體溝道層的厚度為1～20nm。

可選的，還包括：位于柵電極兩側(cè)的側(cè)墻；位于側(cè)墻兩側(cè)與納米線連接源區(qū)和漏區(qū)。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點：

在去除所述偽柵極結(jié)構(gòu)，形成暴露出納米線表面的凹槽后，回刻蝕去除 位于凹槽內(nèi)的部分厚度的納米線；在所述去除部分厚度后的納米線表面上外延生長形成半導(dǎo)體溝道層；在所述半導(dǎo)體溝道層的表面上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成柵電極，所述柵電極包圍納米線。所述半導(dǎo)體溝道層形成工藝為外延工藝，因而形成的半導(dǎo)體外延層的厚度會比較均勻，即不同粗細(xì)位置的納米線表面的半導(dǎo)體外延層的厚度是均勻的，半導(dǎo)體溝道層作為導(dǎo)電溝道時，減小了閾值電壓的波動，提高了器件的穩(wěn)定性。

另外，通過回刻蝕去除部分厚度(形成內(nèi)凹的環(huán)繞剩余的納米線一周的開口)，為形成半導(dǎo)體溝道層提供空間，采用外延工藝形成半導(dǎo)體溝道層時，開口的底部和兩側(cè)側(cè)壁均為半導(dǎo)體材料，使得開口邊緣和中間的生長速率保持一致或相差較小，從而提高半導(dǎo)體溝道層的厚度均勻性，并且，在回刻蝕后的納米線表面形成的半導(dǎo)體溝道層，使得半導(dǎo)體溝道層的兩端與回刻蝕后的納米線的兩側(cè)側(cè)壁表面接觸，半導(dǎo)體溝道層作為溝道時能夠電學(xué)連接納米線場效應(yīng)晶體管的源區(qū)和漏區(qū)。

進一步，所述各向同性的干法刻蝕工藝采用的刻蝕氣體為HCl和CF₄，所述HCl的流量為5slm～500slm，CF₄的流量為5slm～500slm，腔室壓力為5torr～500torr，腔室溫度為25～1000攝氏度，使得不同位置被去除的納米線的厚度保持一致或者使得形成的開口的深度保持一致，便于后續(xù)形成厚度均勻的半導(dǎo)體溝道層。

進一步，選擇性外延工藝采用的源氣體為SiH₄和GeH₄，SiH₄的流量為5sccm～500sccm，GeH₄的流量5sccm～500sccm，選擇性氣體為HCl，HCl流量為10～500slm，腔室壓力為5～50torr，腔室溫度為500～1000攝氏度，反應(yīng)時間為30～3000S，提高了形成的半導(dǎo)體溝道層209的厚度均勻性。

本發(fā)明的納米線場效應(yīng)晶體管閾值電壓的波動較小，器件的穩(wěn)定性提高。

附圖說明

圖1～圖2是本發(fā)明一實施例中納米線的結(jié)構(gòu)示意圖；

圖3～圖11為本發(fā)明另一實施例納米線場效應(yīng)晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

具體實施方式

現(xiàn)有技術(shù)形成的納米線場效應(yīng)晶體管的性能仍有待提升，比如現(xiàn)有技術(shù)形成的納米場效應(yīng)晶體管的閾值電壓的波動較大。

研究發(fā)現(xiàn)，納米場效應(yīng)晶體管的閾值電壓的波動較大的原因為：在納米場效應(yīng)晶體管的形成過程中，通過刻蝕去除所述堆疊結(jié)構(gòu)中的部分單晶鍺硅層和單晶硅層，形成納米線，然后采用各向同性的刻蝕工藝刻蝕去除納米線底部的單晶硅鍺層，形成凹槽，所述納米線懸置于所述凹槽上方，由于刻蝕工藝的限制，形成的納米線不同位置的粗細(xì)時不相同的，具體請參考圖1，從圖1中可以看出，半導(dǎo)體襯底101上形成的納米線102有些地方的直徑會較大，而有些地方的直徑則較小，請參考圖2，在納米線102表面形成包圍納米線102的柵介質(zhì)層(圖中未示出)和柵電極層103后，納米場效應(yīng)晶體管工作時，使得不同粗細(xì)位置對應(yīng)的閾值電壓是不同的，因而閾值電壓的波動會較大。

為此，本發(fā)明提供了一種納米線場效應(yīng)晶體管的形成方法，在去除所述偽柵極結(jié)構(gòu)，形成暴露出納米線表面的凹槽后，回刻蝕去除位于凹槽內(nèi)的部分厚度的納米線；在所述去除部分厚度后的納米線表面上外延生長形成半導(dǎo)體溝道層；在所述半導(dǎo)體溝道層的表面上形成柵介質(zhì)層；在所述柵介質(zhì)層上形成柵電極，所述柵電極包圍納米線。所述半導(dǎo)體溝道層形成工藝為外延工藝，因而形成的半導(dǎo)體外延層的厚度會比較均勻，即不同粗細(xì)位置的納米線表面的半導(dǎo)體外延層的厚度是均勻的，半導(dǎo)體溝道層作為導(dǎo)電溝道時，減小了閾值電壓的波動，提高了器件的穩(wěn)定性。

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細(xì)的說明。在詳述本發(fā)明實施例時，為便于說明，示意圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明的保護范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。

圖3～圖11為本發(fā)明實施例納米線場效應(yīng)晶體管的形成過程的剖面結(jié)構(gòu)示意圖。

請參考圖3，提供半導(dǎo)體襯底200，所述半導(dǎo)體襯底200上形成有若干懸 空的納米線201。

所述半導(dǎo)體襯底200作為后續(xù)工藝的載體，所述半導(dǎo)體襯底200的材料為硅(Si)、鍺(Ge)、或硅鍺(GeSi)、碳化硅(SiC)；也可以是絕緣體上硅(SOI)，絕緣體上鍺(GOI)；或者還可以為其它的材料，例如砷化鎵等Ⅲ-Ⅴ族化合物。

所述半導(dǎo)體襯底200上形成納米線201的層數(shù)為1層或多層(≥2層)，每一層納米線中的納米線201的數(shù)量為1個或多個(≥2個)。

本實施例中，以半導(dǎo)體襯底200上形成有一層納米線201作為示例。

在一實施例中，所述納米線201的形成過程為：在所述半導(dǎo)體襯底200上形成第一半導(dǎo)體層，在所述第一半導(dǎo)體層上形成第二半導(dǎo)體層，所述第一半導(dǎo)體層的材料與第二半導(dǎo)體層的材料不相同，所述第一半導(dǎo)體層作為犧牲層，用于形成凹槽，所述第二半導(dǎo)體層用于形成納米線；在所述第二半導(dǎo)體層上形成圖形化的掩膜層，在一具體的實施例中，所述圖形化的掩膜層的形狀呈“工”字形，包括位于中間的第一掩膜圖形、位于第一掩膜圖形兩端與第一掩膜圖形連接的第二掩膜圖形和第三掩膜圖形，所述第一掩膜圖形的寬度與待形成的納米線的寬度對應(yīng)，第一掩膜圖形的寬度小于第二掩模圖形和第三掩膜圖形的寬度；以所述圖形化的掩膜層為掩膜，刻蝕去除部分第二半導(dǎo)體層和第一半導(dǎo)體層，形成納米線；采用各向同性的刻蝕工藝去除納米線底部的第一半導(dǎo)體層，形成凹槽，使得納米線201懸空。

所述第二半導(dǎo)體層的材料為Si、SiGe、SiC、Ge、GeSn或Ⅲ-Ⅴ化合物，或者其他合適的半導(dǎo)體材料；所述第一半導(dǎo)體層的材料為Si、SiGe、SiC、Ge或Ⅲ-Ⅴ化合物，或者其他合適的材料。本實施例中，所述第一半導(dǎo)體層的材料為SiGe，所述第二半導(dǎo)體層的材料為Si。

在一實施例中，納米線201兩端剩余的第一半導(dǎo)體層和第二半導(dǎo)體層可以作為納米場效應(yīng)晶體管的源區(qū)和漏區(qū)；在另一實施例中，源區(qū)和漏區(qū)也可以在后續(xù)形成偽柵極結(jié)構(gòu)和側(cè)墻后，通過外延工藝形成。

在其他實施例中，所述半導(dǎo)體襯底200上形成的納米線201的層數(shù)為多層(≥2層)，以3層作為示例，包括位于半導(dǎo)體襯底200上的懸空的第一層 納米線、第一層納米線上懸空的第二層納米線、位于第二層納米線上懸空的第三層納米線。

在一實施例中，多層納米線的形成過程為：在所述半導(dǎo)體襯底200上形成多層交替堆疊的第一半導(dǎo)體層和第二半導(dǎo)體層的堆疊結(jié)構(gòu)，以形成三層納米線作為示例，所述堆疊結(jié)構(gòu)包括位于半導(dǎo)體襯底上的第一層第一半導(dǎo)體層、位于第一層第一半導(dǎo)體層上的第一層第二半導(dǎo)體層、位于第一層第二半導(dǎo)體層上的第二層第一半導(dǎo)體層、位于第二層第一半導(dǎo)體層上的第二層第二半導(dǎo)體層、位于第二層第二半導(dǎo)體層上的第三層第一半導(dǎo)體層、位于第三層第一半導(dǎo)體層上的第三層第二半導(dǎo)體層；在所述堆疊結(jié)構(gòu)表面上形成圖形化的掩膜層；以所述圖形化的掩膜層為掩膜，刻蝕所述堆疊結(jié)構(gòu)，形成多層納米線；采用各向同性的刻蝕工藝去除多層納米線之間的第一半導(dǎo)體層，形成凹槽，使得多層納米線懸空。

在形成納米線201后，還包括：對形成的納米線201進行退火，使得形成的納米線呈圓柱形或類圓柱形。

需要說明的是，由于刻蝕工藝的限制，最終形成的納米線201的不同位置的粗細(xì)是不相同的。

參考圖4，形成包圍所述納米線201偽柵極結(jié)構(gòu)202。

所述偽柵極結(jié)構(gòu)202作為形成金屬柵極時的犧牲層。

所述偽柵極結(jié)構(gòu)202的材料與納米線201的材料不相同，在后續(xù)去除偽柵極結(jié)構(gòu)202時使得納米線被過刻蝕的量較少。所述偽柵極結(jié)構(gòu)202的材料為多晶硅、無定形硅、無定形碳等。本實施例中，所述偽柵極結(jié)構(gòu)202的材料為多晶硅。

所述偽柵極結(jié)構(gòu)202的形成過程為：形成覆蓋所述半導(dǎo)體襯底200和納米線201的偽柵極材料層；在所述偽柵極材料層上形成圖形化的硬掩膜層，比如氮化硅層；以所述圖形化的硬掩膜層為掩膜，刻蝕去除部分所述偽柵極材料層，形成偽柵極結(jié)構(gòu)202，所述偽柵極結(jié)構(gòu)202包圍所述納米線201并填充納米線底部的凹槽。

為了方便說明，本實施中形成的納米線201包括第一區(qū)域、和位于第一 區(qū)域兩端的第二區(qū)域和第三區(qū)域，第一區(qū)域?qū)?yīng)形成納米場效應(yīng)晶體管的溝道區(qū)，第二區(qū)域和第三區(qū)域?qū)?yīng)形成納米場效應(yīng)晶體管的源區(qū)和漏區(qū)。本實施中，所述形成的偽柵極結(jié)構(gòu)202包圍納米線201的第一區(qū)域。

在形成偽柵極結(jié)構(gòu)202，還包括：在所述偽柵極結(jié)構(gòu)202的側(cè)壁表面上形成側(cè)墻203。

所述側(cè)墻203材料為氮化硅、氧化硅或其他合適的材料。

在形成側(cè)墻203后，還包括：在側(cè)墻203兩側(cè)的半導(dǎo)體襯底200上形成納米場效應(yīng)晶體管的源區(qū)204和漏區(qū)205。

本實施例中，所述形成的源區(qū)204和漏區(qū)205包圍納米線201的第二區(qū)域和第三區(qū)域。所述源區(qū)204和漏區(qū)205的形成工藝為選擇性外延，所述源區(qū)204和漏區(qū)205的材料為硅、硅鍺或碳化硅，或者還可以為其他合適的半導(dǎo)體材料。

采用外延工藝形成源區(qū)204和漏區(qū)205時，可以進行原位摻雜，使形成的源區(qū)204和漏區(qū)205中摻雜雜質(zhì)離子，根據(jù)形成的納米場效應(yīng)晶體管的不同類型，摻雜不同類型的雜質(zhì)離子，具體的，當(dāng)形成N型的納米場效應(yīng)晶體管時，原位摻雜的雜質(zhì)離子為N型的雜質(zhì)離子，N型的雜質(zhì)離子磷離子、砷離子或銻離子中的一種或幾種，當(dāng)形成P型的納米場效應(yīng)晶體管時，原位摻雜的雜質(zhì)離子為P型的雜質(zhì)離子，P型的雜質(zhì)離子硼離子、鎵離子或銦離子中的一種或幾種。在其他的實施例中，也可以通過離子注入工藝對源區(qū)和漏區(qū)進行摻雜。

在其他實施例中，在形成源區(qū)和漏區(qū)之前，可以以偽柵極結(jié)構(gòu)202和側(cè)墻203為掩膜，刻蝕去除偽柵極結(jié)構(gòu)202和側(cè)墻203兩側(cè)的納米線；然后，采用外延工藝在所述半導(dǎo)體襯底200上形成與偽柵極結(jié)構(gòu)202包圍的納米線兩端連接的源區(qū)和漏區(qū)。

參考圖6，形成覆蓋所述半導(dǎo)體襯底200和偽柵極結(jié)構(gòu)202的介質(zhì)層207，所述介質(zhì)層207的表面與偽柵極結(jié)構(gòu)202的表面齊平。

本實施例中，所述介質(zhì)層207還覆蓋源區(qū)204和漏區(qū)205。

所述介質(zhì)層207的材料為氧化硅、氟硅玻璃、硼硅玻璃或磷硅玻璃，或者也可以為其他合適的介質(zhì)材料。

參考圖7，去除所述偽柵極結(jié)構(gòu)202(參考圖6)，形成暴露出納米線201表面的凹槽208。

去除所述偽柵極結(jié)構(gòu)202采用的工藝為濕法刻蝕、干法刻蝕工藝或者兩者相結(jié)合的工藝。

本實施例中，去除所述偽柵極結(jié)構(gòu)202采用濕法刻蝕工藝，所述濕法刻蝕工藝采用的刻蝕溶液為TMAH(即(CH₃)₄NOH，四甲基氫氧化氨)或NH₃.H₂O。在一實施例中，所述TMAH或NH₃.H₂O的質(zhì)量百分比為1％-5％。

參考圖8，回刻蝕去除位于凹槽208內(nèi)的部分厚度的納米線，形成內(nèi)凹的環(huán)繞剩余的納米線201一周的開口。

所述去除部分厚度的納米線采用各向同性的干法刻蝕工藝。

在一實施例中，所述各向同性的干法刻蝕工藝采用的刻蝕氣體為HCl和CF₄，所述HCl的流量為5slm～500slm，CF₄的流量為5slm～500slm，腔室壓力為5torr～500torr，腔室溫度為25～1000攝氏度，使得不同位置被去除的納米線的厚度保持一致或者使得形成的開口的深度保持一致，便于后續(xù)形成厚度均勻的半導(dǎo)體溝道層。

本實施中，所述納米線被去除的厚度為1～20nm。

回刻蝕去除部分厚度的納米線的目的是，為后續(xù)形成半導(dǎo)體溝道層提供空間，開口的底部和兩側(cè)側(cè)壁均為半導(dǎo)體材料，后續(xù)采用外延工藝形成半導(dǎo)體溝道層時，使得開口邊緣和中間的生長速率保持一致或相差較小，從而提高半導(dǎo)體溝道層的厚度均勻性，并且，后續(xù)在回刻蝕后的納米線表面形成的半導(dǎo)體溝道層，使得半導(dǎo)體溝道層的兩端與回刻蝕后的納米線的兩側(cè)側(cè)壁表面接觸，半導(dǎo)體溝道層作為溝道時能夠電學(xué)連接納米線場效應(yīng)晶體管的源區(qū)和漏區(qū)。

參考圖9，在所述去除部分厚度后的納米線201表面上外延生長形成半導(dǎo)體溝道層209。

所述半導(dǎo)體溝道層209中在納米場效應(yīng)晶體管工作時形成導(dǎo)電溝道。

所述半導(dǎo)體溝道層209的材料為Si、SiB、SiGe、SiC、Ge、GeSn、SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物(比如AsGa或AsIn等)。本實施例中，所述半導(dǎo)體材料層209的材料為SiGe。

所述半導(dǎo)體溝道層209形成工藝為外延工藝，因而形成的半導(dǎo)體外延層209的厚度會比較均勻，即不同粗細(xì)位置的納米線表面的半導(dǎo)體外延層209的厚度是均勻的，半導(dǎo)體溝道層209作為導(dǎo)電溝道時，減小了閾值電壓的波動，提高了器件的穩(wěn)定性。

形成所述半導(dǎo)體溝道層的外延工藝為選擇性外延工藝，以使得半導(dǎo)體外延層選擇性的形成在所述回刻蝕后的納米線表面，并填充開口。

所述形成的半導(dǎo)體溝道層209的厚度等于納米線被回刻蝕去除的厚度。在一實施例中，所述半導(dǎo)體溝道層的厚度為1～20nm。

在一實施例中，選擇性外延工藝采用的源氣體為SiH₄和GeH₄，SiH₄的流量為5sccm～500sccm，GeH₄的流量5sccm～500sccm，選擇性氣體為HCl，HCl流量為10～500slm，腔室壓力為5～50torr，腔室溫度為500～1000攝氏度，反應(yīng)時間為30～3000S，提高了開口內(nèi)形成的半導(dǎo)體溝道層209的厚度均勻性。

參考圖10，在所述半導(dǎo)體溝道層209的表面上形成高K柵介質(zhì)層210。

所述高K柵介質(zhì)層210的材料為HfO₂、Al₂O₃、ZrO₂、HfSiO、HfSiON、HfTaO和HfZrO中的一種或幾種。

高K柵介質(zhì)層210的形成工藝為原子層沉積工藝，在一實施例中，當(dāng)所述所述高K柵介質(zhì)層210的材料為HfO₂或ZrO₂時，所述原子層沉積工藝采用的反應(yīng)氣體為HfCl₄和H₂O(或者ZrCl₄和O₃)，沉積溫度100～500攝氏度，沉積壓力0.5～5托，以使高K柵介質(zhì)層210均勻的覆蓋所述懸空的半導(dǎo)體溝道層209的表面。

參考圖10，在所述柵介質(zhì)層210上形成金屬柵電極211，所述金屬柵電極211包圍納米線201。

所述金屬柵電極211的材料為W、Al或Cu，金屬柵電極211的材料也可 以為其他合適的金屬材料或金屬化合物材料。

所述金屬柵電極211的形成過程為：在所述介質(zhì)層207上形成金屬電極材料層，所述柵電極材料層填充凹槽且包圍高K柵介質(zhì)層210，所述柵電極材料層的形成工藝可以為化學(xué)氣相沉積、濺射或者其他合適的工藝；采用化學(xué)機械研磨工藝去除介質(zhì)層表面的金屬柵電極材料層，形成金屬柵電極。

本發(fā)明實施例還提供了一種納米線場效應(yīng)晶體管，請參考圖11，包括：

半導(dǎo)體襯底200，所述半導(dǎo)體襯底200上形成有若干懸空的納米線201；

位于納米線201表面的半導(dǎo)體溝道層210；

在所述半導(dǎo)體溝道層210的表面上的高K柵介質(zhì)層210；

位于柵介質(zhì)層210上的金屬柵電極211，所述金屬柵電極211包圍納米線210。

所述半導(dǎo)體溝道層210的材料為Si、SiB、SiGe、SiC、Ge、GeSn、SiC，SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物。

還包括：位于柵電極211兩側(cè)的側(cè)墻；位于側(cè)墻211兩側(cè)與納米線連接源區(qū)204和漏區(qū)205。

所述納米線201表面具有內(nèi)凹的環(huán)繞納米線201一周的開口，所述半導(dǎo)體溝道層210位于所述開口內(nèi)，并填充滿開口。

在一實施例中，所述半導(dǎo)體溝道層201的厚度為1～20nm。

需要說明的是，本實施例中，關(guān)于納米線場效應(yīng)晶體管其他限定或描述在此不再贅述，具體請參考前述納米線場效應(yīng)晶體管形成過程部分的限定或描述。

雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。