本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種金屬柵形成方法。

背景技術(shù)：

為了解決功函數(shù)的匹配問題，通常NMOS和PMOS采用不同的功函數(shù)層，因?yàn)楸∧さ牟牧喜煌?，NMOS和PMOS的偽柵極多晶硅必須分開去除，分別沉積NMOS和PMOS金屬柵，這樣大大增加了工藝流程，增加了成本。

現(xiàn)有的技術(shù)完全可以實(shí)現(xiàn)通過注入來調(diào)節(jié)功函數(shù)。但是，在現(xiàn)有的技術(shù)中，工藝流程相對比較復(fù)雜，由此希望能夠提供一種能夠縮短工藝流程的形成金屬柵的方法。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種能夠縮短工藝流程的形成金屬柵的方法。

為了實(shí)現(xiàn)上述技術(shù)目的，根據(jù)本發(fā)明，提供了一種金屬柵形成方法，包括：

第一步驟：在襯底上形成層間介質(zhì)層圖案，其中在層間介質(zhì)層圖案所形成的凹槽中填充有偽柵極多晶硅，在層間介質(zhì)層圖案與襯底之間形成有隔離層，在層間介質(zhì)層圖案與偽柵極多晶硅之間形成有隔離層和氮化硅層；

第二步驟：涂覆第一光刻膠圖案，并利用第一光刻膠圖案去除NMOS和PMOS的偽柵極多晶硅，隨后去除第一光刻膠圖案；

第三步驟：在晶圓表面依次沉積疊層和TiAl功函數(shù)層；

第四步驟：涂覆第二光刻膠圖案，并利用第二光刻膠圖案對PMOS區(qū)域進(jìn)行氮離子注入，從而使得PMOS區(qū)域的TiAl功函數(shù)層形成為摻雜的TiAl功函數(shù)層，隨后去除第二光刻膠圖案；

第五步驟：在晶圓表面沉積阻擋層；

第六步驟：在阻擋層上沉積金屬電極層，其中，金屬電極層完全填充凹槽；

第七步驟：執(zhí)行平坦化處理，以露出層間介質(zhì)層圖案。

優(yōu)選地，氮離子注入的注入濃度根據(jù)PMOS對功函數(shù)的要求進(jìn)行調(diào)節(jié)。

優(yōu)選地，TiAl功函數(shù)層的沉積方式為物理氣相沉積或原子層沉積。

優(yōu)選地，TiAl功函數(shù)層的厚度為3～6nm。

優(yōu)選地，疊層包括：介質(zhì)層、高介電常數(shù)介質(zhì)層、高介電常數(shù)覆蓋層以及刻蝕阻擋層。

優(yōu)選地，高介電常數(shù)介質(zhì)層的材料是HfO2或ZrO2。

優(yōu)選地，高介電常數(shù)介質(zhì)層的厚度為0.5～1nm。

優(yōu)選地，刻蝕阻擋層的材料為TaN。

優(yōu)選地，刻蝕阻擋層的厚度為1～2nm。

優(yōu)選地，采用原子層沉積方式沉積刻蝕阻擋層。

在本發(fā)明中，只需要對PMOS的TiAl進(jìn)行N注入以形成TiAlN，由此可提高功函數(shù)，而且其他薄膜一起沉積，縮短了工藝流程。

附圖說明

結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會(huì)更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點(diǎn)和特征，其中：

圖1至圖7示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的金屬柵形成方法的各個(gè)步驟。

需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或 者類似的標(biāo)號(hào)。

具體實(shí)施方式

為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實(shí)施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。

圖1至圖7示意性地示出了根據(jù)本發(fā)明優(yōu)選實(shí)施例的金屬柵形成方法的各個(gè)步驟。

具體地說，如圖1至圖7所示，根據(jù)本發(fā)明優(yōu)選實(shí)施例的金屬柵形成方法包括：

第一步驟：在襯底100上形成層間介質(zhì)層圖案200，其中在層間介質(zhì)層圖案200所形成的凹槽中填充有偽柵極多晶硅500，在層間介質(zhì)層圖案200與襯底100之間形成有隔離層300，在層間介質(zhì)層圖案200與偽柵極多晶硅500之間形成有隔離層300和氮化硅層400；

其中，襯底100一般是硅襯底。

第二步驟：涂覆第一光刻膠圖案500，并利用第一光刻膠圖案500去除NMOS和PMOS的偽柵極多晶硅500，隨后去除第一光刻膠圖案500；

例如，在第二步驟，利用第一光刻膠圖案500通過干法刻蝕去除NMOS和PMOS的偽柵極多晶硅500。

第三步驟：在晶圓表面依次沉積疊層600和TiAl功函數(shù)層700；

優(yōu)選地，TiAl功函數(shù)層700的沉積方式為物理氣相沉積或原子層沉積。優(yōu)選地，TiAl功函數(shù)層700的厚度為3～6nm。

其中，疊層包括：介質(zhì)層、高介電常數(shù)介質(zhì)層、高介電常數(shù)覆蓋層以及刻蝕阻擋層?？商鎿Q地，介質(zhì)層和高介電常數(shù)介質(zhì)層可以在形成偽柵極多晶硅500之前生長，在此情況下，疊層僅包括高介電常數(shù)覆蓋層以及刻蝕阻擋層。

優(yōu)選地，高介電常數(shù)介質(zhì)層的材料可以是HfO2或ZrO2，但不限于上述材料。優(yōu)選地，高介電常數(shù)介質(zhì)層的厚度為0.5～1nm。

優(yōu)選地，刻蝕阻擋層的材料為TaN。優(yōu)選地，采用原子層沉積方式沉積刻蝕阻擋層。優(yōu)選地，刻蝕阻擋層的厚度為1～2nm。

第四步驟：涂覆第二光刻膠圖案800，并利用第二光刻膠圖案800對PMOS區(qū)域進(jìn)行氮離子注入，從而使得PMOS區(qū)域的TiAl功函數(shù)層700形成為摻雜的TiAl功函數(shù)層710，隨后去除第二光刻膠圖案800；

優(yōu)選地，氮離子注入的注入濃度根據(jù)PMOS對功函數(shù)的要求進(jìn)行調(diào)節(jié)。

第五步驟：在晶圓表面沉積阻擋層900；

第六步驟：在阻擋層900上沉積金屬電極層1000；其中，金屬電極層1000完全填充凹槽。

優(yōu)選地，金屬電極層1000的材料為金屬鋁。

第七步驟：執(zhí)行平坦化處理，以露出層間介質(zhì)層圖案200。

在根據(jù)本發(fā)明優(yōu)選實(shí)施例的金屬柵形成方法中，只需要對PMOS的TiAl進(jìn)行N注入，其他薄膜一起沉積，相比現(xiàn)有的工藝大大縮短了流程。對TiAl薄膜進(jìn)行N注入后功函數(shù)可以提高100～300mv，對應(yīng)的N注入的濃度為1e¹⁵～1e19ion/cm²，離子注入能量小于1KV。

本發(fā)明提供了一種可以同時(shí)把NMOS和PMOS的偽柵極多晶硅去掉，只進(jìn)行一次PMOS的氮原子的注入，就可以實(shí)現(xiàn)N金屬和P金屬同時(shí)沉積的工藝流程。TiAl是NMOS的功函數(shù)層，通過一道光罩，把PMOS上沉積的TiAl暴露出來，對PMOS的TiAl進(jìn)行氮化處理，形成TiAlN的薄膜，經(jīng)氮化后的薄膜功函數(shù)會(huì)變大，通過控制氮含量把薄膜的功函數(shù)調(diào)節(jié)到PMOS所需水平，可以實(shí)現(xiàn)NMOS和PMOS一次沉積成型。

此外，需要說明的是，除非特別說明或者指出，否則說明書中的術(shù)語“第一”、“第二”、“第三”等描述僅僅用于區(qū)分說明書中的各個(gè)組件、元素、步驟等，而不是用于表示各個(gè)組件、元素、步驟之間的邏輯關(guān)系或者順序關(guān)系等。

可以理解的是，雖然本發(fā)明已以較佳實(shí)施例披露如上，然而上述實(shí)施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技 術(shù)方案范圍情況下，都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動(dòng)和修飾，或修改為等同變化的等效實(shí)施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。