專利名稱：多圈排列ic芯片封裝件及其生產(chǎn)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子信息自動(dòng)化元器件制造技術(shù)領(lǐng)域，尤其涉及到四邊扁平無(wú)弓丨腳IC 芯片封裝，具體說是一種多圈排列IC芯片封裝件，本發(fā)明還包括該封裝件的生產(chǎn)方法。
背景技術(shù)：
近年來(lái)，隨著移動(dòng)通信和移動(dòng)計(jì)算機(jī)領(lǐng)域便捷式電子元器件的迅猛發(fā)展，小型封裝和高密度組裝技術(shù)得到了長(zhǎng)足的發(fā)展；同時(shí)，也對(duì)小型封裝技術(shù)提出了一系列嚴(yán)格要求， 諸如，要求封裝外形尺寸盡量縮小，尤其是封裝高度小于1 mm。封裝后的連接可靠性盡可能提高，適應(yīng)無(wú)鉛化焊接和有效降低成本。QFN(Quad Flat No Lead Package)型多圈IC芯片倒裝封裝的集成電路封裝技術(shù)是近幾年發(fā)展起來(lái)的一種新型微小形高密度封裝技術(shù)，是最先進(jìn)的表面貼裝封裝技術(shù)之一。由于無(wú)引腳、貼裝占有面積小，安裝高度低等特點(diǎn)，為滿足移動(dòng)通信和移動(dòng)計(jì)算機(jī)領(lǐng)域的便捷式電子機(jī)器，如PDA、3G手機(jī)、MP3、MP4、MP5等超薄型電子產(chǎn)品發(fā)展的需要應(yīng)用而生并迅速成長(zhǎng)起來(lái)的一種新型封裝技術(shù)。目前的四邊扁平無(wú)引腳封裝件，由于引腳少，即I/O 少，滿足不了高密度、多I/O封裝的需要，同時(shí)焊線長(zhǎng)，影響高頻應(yīng)用。而且QFN—般厚度控制在0. 82mm 1. 0 mm，滿足不了超薄型封裝產(chǎn)品的需要。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種能實(shí)現(xiàn)引腳間距為0.65mm 0. 50 mm, I/O數(shù)達(dá)200個(gè)的高密度封裝四邊扁平無(wú)引腳的一種多圈排列IC芯片封裝件，本發(fā)明還提供該封裝件的生產(chǎn)方法。本發(fā)明的技術(shù)問題采用下述技術(shù)方案實(shí)現(xiàn)
一種多圈排列IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體，其特征在于所述引線框架采用有載體的引線框架，引線框架四邊繞圈排列有引線框架內(nèi)引腳，所述的IC 芯片帶有凸點(diǎn)，凸點(diǎn)連接在內(nèi)引腳上。所述的繞圈排列的內(nèi)引腳有第一圈內(nèi)引腳、第二圈內(nèi)引腳、第三圈內(nèi)引腳及第四圈內(nèi)引腳，每圈之間通過中筋和邊筋相連接，同一圈的內(nèi)引腳之間相連接。所述弓I線框架每邊的內(nèi)弓I腳平行排列。所述弓I線框架每邊的內(nèi)弓I腳交錯(cuò)排列。所述的IC芯片的凸點(diǎn)連接在第一圈內(nèi)引腳上。所述的IC芯片為倒裝上芯。所述多圈排列IC芯片封裝件的生產(chǎn)方法及步驟如下 步驟1:減薄
帶凸點(diǎn)芯片的晶圓厚度為IOOym 250μπι，粗磨速度3μπι/ s 6μπιΛ，精磨速度0. 6 μ m/s 1. 0 μ m/s ； 步驟2 劃片
4(8吋的晶圓采用DISC 3350或雙刀劃片機(jī)，8吋到12吋晶圓采用A-WD-300TXB劃片機(jī)，應(yīng)用防碎片、防裂紋劃片工藝軟件控制技術(shù)，劃片進(jìn)刀速度控制在< lOmm/s ； 步驟3 上芯
在厚度為8mil的多圈QFN框架上將帶凸點(diǎn)的IC芯片倒裝粘片，上芯機(jī)采用倒裝上芯機(jī)，焊料粘合，上芯完成后再進(jìn)行回流焊，將芯片上的凸點(diǎn)4與框架第一內(nèi)引腳和第二內(nèi)引腳牢固結(jié)合；
步驟4 底部填充&固化
對(duì)倒裝上芯的半成品，選用熱膨脹系數(shù)α 1 < 1的絕緣材料，將下填料加熱到80°C 110°C，采用抽真空技術(shù)，將凸點(diǎn)(4)與框架焊盤進(jìn)行底部填充，最后在QFN通用烘箱中將下填料結(jié)束后的產(chǎn)品烘烤約15分鐘 30分鐘； 步驟5 壓焊
對(duì)帶凸點(diǎn)的IC芯片進(jìn)行壓焊，使用金線或銅線兩種焊線材料，采用低弧度反向鍵合方法，弧高控制在80 μ m以內(nèi)； 步驟6 塑封
選用吸水率< 0. 25%、膨脹系數(shù)α 1 < 1的低吸水率、低應(yīng)力環(huán)保型塑封； 步驟7:后固化
使用ESPEC烘箱將塑封后的產(chǎn)品進(jìn)行后固化，采用QFN防翹曲固化夾具，固化條件溫度為150°C，時(shí)間5小時(shí)； 步驟8 打印同常規(guī)QFN打??； 步驟9:分離引腳磨削法分離。先將打印完的產(chǎn)品框架底部進(jìn)行腐蝕，腐蝕深度0. 04mm 0. 06mm，然后磨削，磨削深度0. 065mm 0. 045mm,使相鄰引腳分離；
步驟10 電鍍
先電鍍一層8μπ ΙΟμ 的銅，然后再電鍍7μπ 15 μ m的純錫。步驟11 分離產(chǎn)品
采用雙刀切割機(jī)，將單元型產(chǎn)品分離成單個(gè)產(chǎn)品，在切割分離過程中重點(diǎn)控制防膠體裂紋；
步驟12:產(chǎn)品測(cè)試、包裝入庫(kù)產(chǎn)品測(cè)試、包裝入庫(kù)同普通QFN產(chǎn)品。本發(fā)明的多圈QFN引線框架設(shè)計(jì)，可以比同樣面積的單排引線框架的引腳數(shù)設(shè)計(jì)增加40%以上；引腳與引線框架之間不需要鍵合線連接，結(jié)構(gòu)簡(jiǎn)單合理，倒裝芯片 (Flip-Chip)封裝技術(shù)的熱學(xué)性能明顯優(yōu)越于常規(guī)使用的引線鍵合工藝。由于凸點(diǎn)與框架 (基板、芯片)直接接觸，其特點(diǎn)是熱傳導(dǎo)距離短，具有較好的熱性能。按照工作條件，散熱要求(最大結(jié)溫)，環(huán)境溫度及空氣流量，封裝參數(shù)(如使用外裝熱沉，封裝及尺寸，基板層數(shù)， 球引腳數(shù))等，相比之下，F(xiàn)lip-Chip (倒裝芯片)封裝通常能產(chǎn)生25W耗散功率；Flip Chip 封裝的另一個(gè)重要優(yōu)點(diǎn)是電學(xué)性能。如今許多電子器件工作在高頻，因此信號(hào)的完整性是一個(gè)重要因素。由于凸點(diǎn)與框架(基板、芯片)直接接觸，減小了電路內(nèi)部焊接電感和電容，其特點(diǎn)是信號(hào)傳輸快，失真小，具有良好的電性能。在過去，2GHZ 3GHZ是IC封裝的頻率上限，F(xiàn)lip Chip (倒裝芯片)封裝根據(jù)使用的基板技術(shù)可高達(dá)10 GHZ 40 GHZ，減小了電路內(nèi)部焊接電感和電容，其特點(diǎn)是良好的高頻性能。；可大大減小封裝厚度和重量；避免了焊線的交絲和開路，提高了測(cè)試良率和可靠性。


圖1為本發(fā)明結(jié)構(gòu)示意圖； 圖2為腐蝕后的剖面示意圖3為磨削分離引腳后剖面示意圖； 圖4為激光分離引腳后剖面示意圖； 圖5為本發(fā)明內(nèi)引腳平行排列俯視圖； 圖6為本發(fā)明內(nèi)引腳交錯(cuò)排列俯視圖。
具體實(shí)施例方式一種多圈排列無(wú)載體IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體。本發(fā)明采用有載體的引線框架，在引線框架1四邊排列有第一圈內(nèi)引腳8、第二圈內(nèi)引腳9、第三圈內(nèi)引腳16及第四圈內(nèi)引腳18。每圈之間由中筋g和邊筋f相連接，同一圈的內(nèi)引腳之間相互連接。弓丨線框架a、b、c、d四邊的每圈內(nèi)引腳平行排列或交錯(cuò)排列。引線框架1的內(nèi)引腳上粘接有帶凸點(diǎn)的IC芯片3，IC芯片3倒裝上芯，IC芯片3的凸點(diǎn)4連接在第一圈內(nèi)引腳8上，IC芯片背面是塑封體。如圖1、圖4所示，首先，在四邊扁平無(wú)引腳多圈排列的封裝框架上印刷上焊料2， 接著進(jìn)行帶凸點(diǎn)的IC芯片3倒裝上芯并回流焊，使帶凸點(diǎn)的IC芯片3上的凸點(diǎn)4及焊料 2和第一圈內(nèi)引腳8進(jìn)行充分結(jié)合；其次，使用下填料將IC芯片3上的凸點(diǎn)4及第一圈內(nèi)引腳8包裹并烘烤；構(gòu)成電路的電源和信號(hào)通道。通過塑封，塑封體12包圍了引線框架1、 焊料2、帶凸點(diǎn)的IC芯片3、凸點(diǎn)4、第一圈內(nèi)引腳8、第二圈內(nèi)引腳9、第三圈內(nèi)引腳16及第四圈內(nèi)引腳18、凹坑14、構(gòu)成電路整體，并對(duì)帶凸點(diǎn)的IC芯片(3)起到保護(hù)和支撐作用。然后進(jìn)行后固化、打印。如圖2所示，將打印完的產(chǎn)品框架底部進(jìn)行腐蝕和磨削結(jié)合方法或激光切割，達(dá)到分離互相連接引腳的目的。最后通過切割分離產(chǎn)品入盤，測(cè)試、編帶完成四邊扁平無(wú)引腳多圈排列的產(chǎn)品生產(chǎn)。本發(fā)明的封裝工藝流程1
晶圓減薄一劃片一倒裝上芯&回流焊(有載體)一底部填充&固化一塑封一后固化一打印一磨削法分離引腳一電鍍一分離產(chǎn)品一外觀檢驗(yàn)一測(cè)試編帶包裝一入庫(kù)。本發(fā)明封裝的工藝流程2
晶圓減薄一劃片一倒裝上芯&回流焊(有載體)一底部填充&固化一塑封一后固化一打印一激光法分離引腳一電鍍一分離產(chǎn)品一外觀檢驗(yàn)一測(cè)試編帶包裝一入庫(kù)。實(shí)施例1
(1)、晶圓減薄厚度250 μ m
粗磨厚度范圍，從原始晶圓片到最終厚度+膠膜厚度+50 μ m，粗磨速度5 μ m/s ；精磨厚度范圍，從最終厚度+膠膜厚度+50 μ m到晶圓最終厚度+膠膜厚度，精磨速度0. 4 μ m/s, 晶圓減薄方法普通QFN減薄，6吋到8吋晶圓VG-502MK II 8B全自動(dòng)減薄機(jī)，8吋到12吋晶圓采用 PG300RM/TCN ；
(2)、劃片
8吋及以下晶圓采用DISC3350或雙刀劃片機(jī)，8吋到12吋晶圓采用A-WD-300TXB劃片機(jī)劃片機(jī)。應(yīng)用防碎片、防裂紋劃片軟件控制技術(shù)，劃片進(jìn)刀速度控制在< 10mm/S;
(3)、單芯片倒裝上芯及回流焊
單芯片倒裝上芯，使用帶凸點(diǎn)的IC芯片3，在厚度為Smil的四邊無(wú)引腳多圈排列有載體框架上進(jìn)行倒裝粘片，上芯機(jī)采用倒裝上芯機(jī)，使用焊料2進(jìn)行粘合，上芯完成后再進(jìn)行回流焊，以便將芯片上的凸點(diǎn)4、焊料2與第一圈內(nèi)引腳8、第二圈內(nèi)引腳9、第三圈內(nèi)引腳 16、第四圈內(nèi)引腳18牢固結(jié)合；
(4)、底部填充
選用熱膨脹系數(shù)低的材料，將下填料加熱到110°C，采用抽真空技術(shù)，將凸點(diǎn)4與框架內(nèi)引腳進(jìn)行底部填充，最后在QFN通用烘烤烘箱中將底部填充結(jié)束后的裝成品烘烤約30分鐘；
(5)、塑封
選用低應(yīng)力(線膨數(shù)α 1 ( 1)、低吸水率0. 25%)的環(huán)保型塑封料，工藝上使用QFN 全自動(dòng)包封系統(tǒng)采用超薄型防翹曲工藝塑封；
(6)、后固化
使用QFN通用后固化烘箱和螺旋形QFN專用后固化夾具，對(duì)塑封后的產(chǎn)品進(jìn)行后固化。 固化條件溫度為150°C，時(shí)間5小時(shí)；
(7)、打印
本封裝件打印同正常QFN封裝打印；
(8)、分離引腳
采用磨削法分離引腳方法，將打印完的半成品引線框架底部，先進(jìn)行腐蝕0.04mm，磨削0.065mm，達(dá)到引腳分離的目的；
(9)、電鍍
采用化學(xué)鍍系統(tǒng)，先鍍一層7 μ m的銅，然后再鍍7 μ m的純錫，鍍后烘烤條件和方法同普通QFN封裝電鍍烘烤；
(10)、切割分離產(chǎn)品
采用單芯片倒裝封裝3的分離產(chǎn)品，采用多圈QFN倒裝上芯的本產(chǎn)品專用切割?yuàn)A具，切割方法同普通QFN。
實(shí)施例2
(1)、晶圓減薄厚度250μ m
粗磨厚度范圍，從原始晶圓片到最終厚度+膠膜厚度+50 μ m，粗磨速度2 μ m/ s ；精磨厚度范圍，從最終厚度+膠膜厚度+50 μ m到晶圓最終厚度+膠膜厚度，精磨速度0. 9 μ m/ s，晶圓減薄方法普通QFN減薄，6吋到8吋晶圓VG-502MK II 8B全自動(dòng)減薄機(jī)，8吋到12吋晶圓采用PG300RM/TCN ；
(2)劃片
7同實(shí)施例1 ；
(3)、單芯片倒裝上芯及回流焊同實(shí)施例1 ；
(4)、底部填充
選用熱膨脹系數(shù)低的材料，將下填料加熱到80°C，采用抽真空技術(shù)，將凸點(diǎn)4與框架內(nèi)引腳進(jìn)行底部填充，最后在QFN通用烘烤烘箱中將底部填充結(jié)束后的裝成品烘烤約15分鐘；
(5) (7) 同實(shí)施例1 ； (8)、分離引腳磨削法分離
先將打印完的產(chǎn)品框架底部進(jìn)行腐蝕，腐蝕深度0.06mm，然后磨削，磨削深度 0. 045mm，使相鄰引腳分離；
電鍍同普通QFN封裝，直接在化學(xué)鍍系統(tǒng)鍍15 μ m的純錫，化學(xué)鍍后烘烤條件和方法同普通QFN封裝電鍍后烘烤； (10)、切割分離產(chǎn)品同實(shí)施例1 ； 實(shí)施例3 (1) (7) 同實(shí)施例1 ；
(8)、分離引腳
通過激光切割方法將引腳相互間連筋分離，切割深度為0. 13 μ m ；
(9)、電鍍
電鍍同普通QFN封裝，直接在化學(xué)鍍系統(tǒng)鍍7 μ m的純錫，化學(xué)鍍后烘烤條件和方法同普通QFN封裝電鍍后烘烤；
(10)、切割分離產(chǎn)品同實(shí)施例1。
權(quán)利要求
1.一種多圈排列IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體，其特征在于所述引線框架采用有載體的引線框架(1)，引線框架四邊繞圈排列有引線框架內(nèi)引腳，所述的IC芯片(3)帶有凸點(diǎn)(4)，凸點(diǎn)(4)連接在內(nèi)引腳上。
2.根據(jù)權(quán)利要求1所述的多圈排列IC芯片封裝件，其特征在于所述的繞圈排列的內(nèi)引腳有第一圈內(nèi)引腳(8)、第二圈內(nèi)引腳(9)、第三圈內(nèi)引腳(16)及第四圈內(nèi)引腳(18)，每圈之間通過中筋(g)和邊筋(f)相連接，同一圈的內(nèi)引腳之間相連接。
3.根據(jù)權(quán)利要求1或2所述的多圈排列IC芯片封裝件，其特征在于所述引線框架每邊 (a、b、c、d)的內(nèi)引腳平行排列。
4.根據(jù)權(quán)利要求3所述的多圈排列IC芯片封裝件，其特征在于所述引線框架每邊(a、 b、c、d)的內(nèi)引腳交錯(cuò)排列。
5.根據(jù)權(quán)利要求1或2所述的多圈排列IC芯片封裝件，其特征在于所述的IC芯片(3) 的凸點(diǎn)(4)連接在第一圈內(nèi)引腳(8)上。
6.根據(jù)權(quán)利要求5所述的多圈排列IC芯片封裝件，其特征在于所述的IC芯片(3)為倒裝上芯。
7.—種如權(quán)利要求1所述多圈排列IC芯片封裝件的生產(chǎn)方法，其工藝步驟如下 步驟1:減薄帶凸點(diǎn)芯片的晶圓厚度為IOOym 250μπι，粗磨速度3μπι/ s 6μπιΛ，精磨速度0. 6 μ m/s 1. 0 μ m/s ； 步驟2 劃片彡8吋的晶圓采用DISC 3350或雙刀劃片機(jī)，8吋到12吋晶圓采用A-WD-300TXB劃片機(jī)，應(yīng)用防碎片、防裂紋劃片工藝軟件控制技術(shù)，劃片進(jìn)刀速度控制在< lOmm/s ； 步驟3 上芯在厚度為8mil的多圈QFN框架上將帶凸點(diǎn)的IC芯片(3)倒裝粘片，上芯機(jī)采用倒裝上芯機(jī)，焊料粘合，上芯完成后再進(jìn)行回流焊，將芯片上的凸點(diǎn)4與框架第一內(nèi)引腳(8)和第二內(nèi)引腳(9)牢固結(jié)合； 步驟4 底部填充&固化對(duì)倒裝上芯的半成品，選用熱膨脹系數(shù)α 1 < 1的絕緣材料，將下填料加熱到80°C 110°C，采用抽真空技術(shù)，將凸點(diǎn)(4)與框架焊盤進(jìn)行底部填充，最后在QFN通用烘箱中將下填料結(jié)束后的產(chǎn)品烘烤約15分鐘 30分鐘； 步驟5 壓焊對(duì)帶凸點(diǎn)的IC芯片(3)進(jìn)行壓焊，使用金線或銅線兩種焊線材料，采用低弧度反向鍵合方法，弧高控制在80 μ m以內(nèi)； 步驟6 塑封選用吸水率彡0. 25%)、應(yīng)力的膨脹系數(shù)α 1彡1的低吸濕、低應(yīng)力環(huán)保型塑封； 步驟7:后固化使用ESPEC烘箱將塑封后的產(chǎn)品進(jìn)行后固化，采用QFN防翹曲固化夾具，固化條件溫度為150°C，時(shí)間5小時(shí)； 步驟8 打印同常規(guī)QFN打??；步驟9:分離引腳磨削法分離先將打印完的產(chǎn)品框架底部進(jìn)行腐蝕，腐蝕深度0. 04mm 0. 06mm，然后磨削，磨削深度0. 065mm 0. 045mm，使相鄰引腳分離； 步驟10 電鍍先電鍍一層8μπ ΙΟμ 的銅，然后再電鍍7μπ 15 μ m的純錫。 步驟11 分離產(chǎn)品采用雙刀切割機(jī)，將單元型產(chǎn)品分離成單個(gè)產(chǎn)品，在切割分離過程中重點(diǎn)控制防膠體裂紋；步驟12:產(chǎn)品測(cè)試、包裝入庫(kù)產(chǎn)品測(cè)試、包裝入庫(kù)同普通QFN產(chǎn)品。
8.根據(jù)權(quán)利要求7所述的多圈排列IC芯片封裝件的生產(chǎn)方法，其特征在于所述步驟9 的分離引腳采用激光切割分離。
全文摘要
一種多圈排列IC芯片封裝件，包括引線框架、內(nèi)引腳、IC芯片及塑封體，其特征在于所述引線框架采用有載體的引線框架，引線框架四邊繞圈排列有引線框架內(nèi)引腳，所述的IC芯片帶有凸點(diǎn)，凸點(diǎn)連接在內(nèi)引腳上。本發(fā)明比同樣面積的單排引線框架的引腳數(shù)設(shè)計(jì)增加40%以上；引腳與引線框架之間不需要鍵合線連接，結(jié)構(gòu)簡(jiǎn)單合理。熱傳導(dǎo)距離短，具有較好的熱性能，由于凸點(diǎn)與框架(基板、芯片)直接接觸，減小了電路內(nèi)部焊接電感和電容，信號(hào)傳輸快，失真小，具有良好的電性能；封裝厚度和重量減小，避免了焊線的交絲和開路，提高了測(cè)試良率和可靠性。
文檔編號(hào)H01L23/495GK102222658SQ20111018183
公開日2011年10月19日 申請(qǐng)日期2011年6月30日 優(yōu)先權(quán)日2011年6月30日
發(fā)明者慕蔚, 朱文輝, 李習(xí)周, 郭小偉 申請(qǐng)人:華天科技(西安)有限公司, 天水華天科技股份有限公司