專利名稱：集成電路芯片及其電源線結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片領(lǐng)域，特別是一種集成電路芯片以及該芯片的電 源線結(jié)構(gòu)。
背景技術(shù)：
隨著各類消費(fèi)性電子產(chǎn)品日趨功能多樣化與整合化的趨勢(shì)，集成電路芯片 必須整合更多的晶體管等組件以實(shí)現(xiàn)更多預(yù)期的功能。然而，這樣做卻相對(duì)地 提高了集成電路芯片的動(dòng)態(tài)功率消耗，從而會(huì)造成電壓值的不均勻分布。這種 電壓值分布不均勻的現(xiàn)象將會(huì)使得集成電路芯片內(nèi)組件的電壓產(chǎn)生差異，在進(jìn) 行實(shí)際工作時(shí)，有可能會(huì)出現(xiàn)不符合設(shè)計(jì)者預(yù)想的結(jié)果。
首先，請(qǐng)參閱圖1A，此為一現(xiàn)有的應(yīng)用于集成電路芯片的電源線結(jié)構(gòu)的 俯視圖。如圖1A所示， 一電源線結(jié)構(gòu)1制作于一集成電路芯片19上。該電 源線結(jié)構(gòu)1具有多條第一電源帶11、多條第二電源帶12與一電源環(huán)13。同時(shí)， 該集成電路芯片19的邊緣設(shè)置有多個(gè)電源圖案10，該電源圖案10電性耦接 于一外加電壓源。該電源環(huán)13環(huán)繞在該集成電路芯片19的周圍，并通過(guò)每一 邊緣上的導(dǎo)通孔陣列14連接至該電源圖案10。該第一電源帶11與該第二電 源帶12相互交錯(cuò)形成一網(wǎng)格形式，并分別連接于電源環(huán)13，以在該集成電路 芯片19上形成電源電壓網(wǎng)絡(luò)。
接著，請(qǐng)參閱圖1B，此為圖1A所示的集成電路芯片19的電壓分布示意 圖。如圖1B所示，當(dāng)提供1.8V的電源電壓給集成電路芯片19時(shí)，其工作電 壓值呈現(xiàn)自外圍向內(nèi)部遞減的狀態(tài)，且其外圍與內(nèi)部的電壓差異值高達(dá) 60mV。造成此現(xiàn)象的原因在于，該第一電源帶11與該第二電源帶12傳輸電 源電壓的路徑本身帶有電阻，傳輸路徑越長(zhǎng)，電壓相對(duì)地越低；同時(shí)， 一般而 言，該集成電路芯片19內(nèi)部的組件分布較為密集，因此，越靠近中心，功率 消耗值越大。以上兩者均為此電壓值不均勻分布的成因，而如何降低集成電路 芯片19的電壓差異值，是設(shè)計(jì)者一直希望解決的課題。請(qǐng)參閱圖2A，此為另一現(xiàn)有的應(yīng)用于集成電路芯片的電源線結(jié)構(gòu)的俯視 圖。此現(xiàn)有技術(shù)的結(jié)構(gòu)公開(kāi)于美國(guó)專利第6111310號(hào)案，該技術(shù)為解決上述問(wèn) 題，提出了一種放射狀分布的網(wǎng)格狀電源線結(jié)構(gòu)。如第圖2A所示，電源線結(jié) 構(gòu)2的第一電源帶21與第二電源帶22分別連接至電源環(huán)20，該第一電源帶 21與該第二電源帶22形成相互交錯(cuò)的網(wǎng)格形式。此現(xiàn)有技術(shù)將該第一電源帶 21與該第二電源帶22的寬度沿其相對(duì)于中心的位置作出了改變。
接著，請(qǐng)參閱圖2B及圖2C，圖2B為利用圖2A的結(jié)構(gòu)所希望改善的電 壓分布示意圖，圖2 C為利用圖2A的集成電路芯片的電源線結(jié)構(gòu)的電壓分布 示意圖。通過(guò)圖2B與圖2C的比較可知，該6111310案可以將各個(gè)電壓值差 異的區(qū)域縮小。然而，顯示于圖2C的電壓差異值仍與圖2B中的相同，均為 250mV。由此可知，此現(xiàn)有技術(shù)并不能降低芯片內(nèi)部的電壓差異值。
為了解決上述問(wèn)題，本案發(fā)明人提出了本案中的發(fā)明內(nèi)容。本案所提供的 技術(shù)可有效地降低集成電路芯片內(nèi)部的電壓差異值，進(jìn)而可以提升其工作效 能，從而給本領(lǐng)域帶來(lái)了很多的益處。

發(fā)明內(nèi)容
本發(fā)明的目的，在于提供一種集成電路芯片及其電源線結(jié)構(gòu)，其通過(guò)用具 有相同長(zhǎng)寬比的第一電源干道將第一電源帶連接至電源圖案，以傳輸電源電 壓，可以有效地降低集成電路芯片的電壓差異值。
為了實(shí)現(xiàn)上述目的，本發(fā)明公開(kāi)了一種電源線結(jié)構(gòu)，其制作于一集成電路 芯片上，該集成電路芯片具有一主金屬層及一第一金屬層。該電源線結(jié)構(gòu)包括 至少一電源圖案、多條第一電源帶及多條第一電源干道。該電源圖案形成在該 主金屬層的邊緣上。該多條第一電源帶相互平行地形成在該第一金屬層上。該 多條第一電源千道相互平行地形成在該主金屬層上，該多條第一電源干道用以 分別將該多條第一電源帶連接至該電源圖案，其中，該多條第一電源干道個(gè)別 的干道長(zhǎng)度與干道寬度的比例相等。
在本發(fā)明的一具體實(shí)施例中，該集成電路芯片還具有一第二金屬層，該電 源線結(jié)構(gòu)還包括多條第二電源帶及多條第二電源干道。該多條第二電源帶相互 平行地形成在該第二金屬層上。該多條第二電源干道相互平行地形成在該主金 屬層上，該多條第二電源干道分別將該多條第二電源帶連接至該至少一電源圖案，其中，該多條第二電源干道個(gè)別的干道長(zhǎng)度與干道寬度的比例相等。
本發(fā)明還公開(kāi)了一種集成電路芯片，包括一第一金屬層及一主金屬層。該 第一金屬層上形成有多條第一電源帶，且該多條第一電源帶相互平行。該主金 屬層平行于該第一金屬層，其上形成有至少一電源圖案及多條第一電源干道。 該至少一電源圖案形成于該主金屬層的邊緣上，該多條第一電源干道相互平 行，并分別將該多條第一電源帶連接至該至少一電源圖案，其中，該多條第一 電源干道個(gè)別的干道長(zhǎng)度與干道寬度的比例相等。
在本發(fā)明的一具體實(shí)施例中，該集成電路芯片還具有一第二金屬層。該第 二金屬層上形成有多條第二電源帶，該多條第二電源帶相互平行。該主金屬層 上還形成有多條第二電源干道，該多條第二電源干道分別將該多條第二電源帶 連接至該至少一電源圖案，其中，該多條第二電源干道個(gè)別的干道長(zhǎng)度與干道 寬度的比例相等。
以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的 限定。


圖1A為一現(xiàn)有的應(yīng)用于集成電路芯片的電源線結(jié)構(gòu)的俯視圖1B為圖1A的集成電路芯片的電壓分布示意圖2A為另一現(xiàn)有的應(yīng)用于集成電路芯片的電源線結(jié)構(gòu)的俯視圖2B為利用圖2A的結(jié)構(gòu)所希望改善的電壓分布示意圖2C為利用圖2A的集成電路芯片的電源線結(jié)構(gòu)的電壓分布示意圖3為本發(fā)明公開(kāi)的集成電路芯片及其電源線結(jié)構(gòu)第一實(shí)施例的俯視圖； 圖4為本發(fā)明公開(kāi)的集成電路芯片及其電源線結(jié)構(gòu)第二實(shí)施例的俯視圖5為圖4的集成電路芯片的電壓分布示意圖。 其中，附圖標(biāo)記
I、 2、 3、 4一電源線結(jié)構(gòu)
10、 30a、 30b、 40a、 40b、 40c、 40d—電源圖案
II、 12—電源帶 13、 20—電源環(huán) 14一導(dǎo)通貫孔陣列19、 39、 49一集成電路芯片
21、 31a、 31b、 31c、 31d、 31e、 31f、 41a、 41b、 41c、 41d、 41e、 41f一第一電源帶
35a、 35b、 35c、 35d、 35e、 35f—第一電源干道 36、 47 —導(dǎo)通貫孔
22、 42a、 42b、 42c、 42d、 42e、 42f—第二電源帶 45a、 45b、 45c、 45d、 45e、 45f—第一電源干道 46a、 46b、 46c、 46d、 46e、 46f—第二電源干道 Cl、 C2—第一中心線
C3 —第二中心線
具體實(shí)施例方式
首先，請(qǐng)參閱圖3，此為本發(fā)明所公開(kāi)的集成電路芯片及其電源線結(jié)構(gòu)的 第一實(shí)施例的俯視圖。如圖3所示， 一電源線結(jié)構(gòu)3被制作在一集成電路芯片 39上，該電源線結(jié)構(gòu)3為一均勻分布在集成電路芯片39上的網(wǎng)絡(luò)，用以電性 耦接至外加電壓源，以傳輸電源電壓至集成電路芯片39上的組件。
在第一實(shí)施例中，該集成電路芯片39具有一主金屬層以及一第一金屬層 (圖中未示出)，該主金屬層與該第一金屬層相互平行。在圖3中，該電源線 結(jié)構(gòu)3具有二電源圖案30a、 30b (以下若無(wú)特別指明，將每一電源圖案標(biāo)示 為30)、多條第一電源帶31a、 31b、 31c、 31d、 31e、 31f (以下若無(wú)特別指 明，將每一第一電源帶標(biāo)示為31)及多條第一電源干道35a、 35b、 35c、 35d、 35e、 35f (以下若無(wú)特別指明，將每一第一電源干道標(biāo)示為35)。該電源圖案 30a、 30b形成在該主金屬層的邊緣上。該多條第一電源帶31相互平行地形成 在該第一金屬層上。同時(shí)，該第一電源干道35相互平行地形成在該主金屬層 上，并用以分別該將第一電源帶31連接至該電源圖案30a、 30b。同時(shí)，該主 金屬層與該第一金屬層之間通常用一介電層來(lái)作為絕緣間隔。因此，設(shè)置在該 主金屬層的該每一第一電源干道35分別通過(guò)一導(dǎo)通貫孔36連接至設(shè)置在該第 一金屬層的該每一第一電源帶31。第一實(shí)施例中，采用六條第一電源帶31及 六條第一電源干道35，僅用于示例，并非用以限制本發(fā)明的范圍。
必須一提的是，該電源圖案30是指一可與外加電壓源導(dǎo)通，以提供電力的區(qū)域。圖3中的電源圖案30a、 30b以相互分離的形式設(shè)置在主金屬層相對(duì) 應(yīng)的二邊緣上。同時(shí)，該電源圖案30也可以連續(xù)的環(huán)繞在主金屬層的邊緣， 第一實(shí)施例中的該電源圖案30僅為圖例，并非用以限制本發(fā)明的范圍。
同時(shí)，圖3顯示出了一般的電源線的布局形式，該第一電源干道35大體 上垂直地重疊于該第一電源帶31。并且，基于較佳的布局方式，該第一電源 帶31被該集成電路芯片39的第一中心線C,區(qū)分為兩個(gè)部份。也就是說(shuō)，該 第一電源帶31可以被與其平行的該第一中心線Q區(qū)分為連續(xù)分布的M條第 一電源帶31及N條第一電源帶31， M及N分別為一自然數(shù)，且M值等于N 值。該第一電源干道35個(gè)別的將該M條第一電源帶31及該N條第一電源帶 31連接至其分別鄰接的電源圖案30，以縮短繞線長(zhǎng)度。
如圖3所示，該第一電源帶31被該第一中心線C,區(qū)分為三條第一電源帶 31a、 31b、 31c與另三條第一電源帶31d、 31e、 31f。其中，第一電源帶31a、 31b、 31c分別通過(guò)第一電源干道35a、 35b、 35c連接至金屬圖案30a;第一電 源帶31d、 31e、 31f則分別通過(guò)第一電源干道35d、 35e、 35f連接至金屬圖案 30b。
如圖3所示，第一電源干道35a、 35b、 35c、 35d、 35e、 35f分別具有一 干道長(zhǎng)度L、 2L、 3L、 L、 2L、 3L及一干道寬度W、 2W、 3W、 W、 2W、 3W。 顯而易見(jiàn)地，每一第一電源干道35的干道長(zhǎng)度與干道寬度之比例均為L(zhǎng)/W。 發(fā)明人為了降低集成電路芯片39的電壓值差異，特別利用具有不同干道長(zhǎng)度 與千道寬度的第一電源干道35來(lái)傳輸電壓源至第一電源帶31上，并且，每一 第一電源干道35的干道長(zhǎng)度與干道寬度的比例相等。如此一來(lái)，如式(1)所 示，每一第一電源干道35a、 35b、 35c、 35d、 35e、 35f的電阻相等。電源電 壓會(huì)先由每一第一電源干道35消耗一小部分的電力，再提供給每一第一電源 帶31。<formula>formula see original document page 9</formula>
在式(l)中，Rs為長(zhǎng)度L與寬度W的單位面積電阻值。 接著，請(qǐng)參閱圖4，圖4為本發(fā)明所公開(kāi)的集成電路芯片及其電源線結(jié)構(gòu) 的第二實(shí)施例的俯視圖。如圖4所示，電源線結(jié)構(gòu)4被制作在集成電路芯片49上。該集成電路芯片49具有相互平行的一主金屬層、 一第一金屬層及一第 二金屬層(圖中未示出)。該電源線結(jié)構(gòu)4包括四個(gè)電源圖案40a、 40b、 40c、 40d (以下若無(wú)特別指明，將每一電源圖案標(biāo)示為40)、多條第一電源帶41a、 41b、 41c、 41d、 41e、 41f (以下若無(wú)特別指明，將每一第一電源帶標(biāo)示為41)、 多條第二電源帶42a、 42b、 42c、 42d、 42e、 42f (以下若無(wú)特別指明，將每一 第二電源帶標(biāo)示為42)、多條第一電源干道45a、 45b、 45c、 45d、 45e、 45f (以下若無(wú)特別指明，將每一第一電源干道標(biāo)示為45)及多條第二電源干道 46a、 46b、 46c、 46d、 46e、 46f (以下若無(wú)特別指明，將每一第二電源干道標(biāo) 示為46)。
如圖4所示，該第一電源帶41與該第二電源帶42分別平行地形成在第一 金屬層與第二金屬層上，而該電源圖案40、該第一電源干道45與第二電源干 道46形成在該主金屬層上。其中，本第二實(shí)施例與前述第一實(shí)施例的不同之 處在于，本實(shí)施例中，該電源線結(jié)構(gòu)4的該第一電源帶41與該第二電源帶42 形成了相互垂直交錯(cuò)的網(wǎng)格形式。該第一電源干道45與該第一電源帶41相互 垂直，同時(shí)，該第二電源干道46與該第二電源帶42相互垂直。
基于較佳的布局方式，該第一電源帶41被該集成電路芯片49的第一中心 線C2區(qū)分為兩個(gè)部份；同時(shí)，該第二電源帶42被該集成電路芯片49的第二 中心線C3區(qū)分為兩個(gè)部份。也就是說(shuō)，該第一電源帶41可以被與其平行的該 第一中心線C2區(qū)分為連續(xù)分布的M條第一電源帶41及N條第一電源帶41; 該第二電源帶42可被與其平行的第二中心線C3區(qū)分為連續(xù)分布的P條第二電 源帶42及Q條第二電源帶42， M、 N、 P、 Q分別為一自然數(shù)，M值等于N 值，且P值等于Q值。該第一電源干道45分別地將該M條第一電源帶41及 該N條第一電源帶41連接至其分別鄰接的電源圖案40;該第二電源干道46 分別地將該M條第二電源帶42及該N條第二電源帶42連接至其分別鄰接的 電源圖案40，以縮短繞線長(zhǎng)度。
如圖4所示，該第一電源帶41被該第一中心線C2區(qū)分為三條第一電源帶 41a、 41b、 41c，以及另三條第一電源帶41d、 41e、 41f。每一第一電源帶41 被連接至其分別所鄰接的電源圖案40，以縮短繞線長(zhǎng)度。其中，第一電源帶 41a、 41b、 41c分別通過(guò)第一電源干道45a、 45b、 45c連接至電源圖案40a; 第一電源帶41d、 41e、 41f則分別通過(guò)第一電源千道45d、 45e、 45f連接至電源圖案40b。
同理，該第二電源帶42被該第二中心線C3區(qū)分為三條第二電源帶42a、 42b、 42c，以及另三條第二電源帶42d、 42e、 42f。每一第二電源帶42被連接 至其分別鄰接的電源圖案40，以縮短繞線長(zhǎng)度。其中，第二電源帶42a、 42b、 42c分別通過(guò)第二電源干道46a、 46b、 46c連接至電源圖案40c;第二電源帶 42d、 42e、 42f則分別通過(guò)第二電源干道46d、 46e、 46f連接至電源圖案40d。
上述每一第一電源干道45與每一第二電源干道46均通過(guò)一導(dǎo)通貫孔47 分別連接至每一第一電源帶41及每一第二電源帶42。
同時(shí)，該第一電源干道45a、 45b、 45c、 45d、 45e、 45f分別具有一干道 長(zhǎng)度L、 2L、 3L、 L、 2L、 3L及一干道寬度W、 2W、 3W、 W、 2W、 3W。且 該第二電源干道46a、 46b、 46c、 46d、 46e、 46f分別具有一干道長(zhǎng)度L、 2L、 3L、 L、 2L、 3L及一干道寬度W、 2W、 3W、 W、 2W、 3W。每一第一電源干 道45與每一第二電源干道46的干道長(zhǎng)度與干道寬度的比例均為L(zhǎng)/W。
接著，請(qǐng)參閱圖5，此為圖4的集成電路芯片49的電壓分布圖。發(fā)明人 為證明所提出的方案可降低集成電路芯片49的電壓差異，特別利用電壓降分 析軟件模擬了本發(fā)明所提供的第二實(shí)施例的集成電路芯片49的電壓分布狀 況。根據(jù)圖5的模擬結(jié)果，該集成電路芯片49的電壓結(jié)構(gòu)形成四個(gè)區(qū)塊，每 一區(qū)塊的電壓值逐步地從外圍向內(nèi)部遞減，而電壓差異值僅為15mV，遠(yuǎn)低于 現(xiàn)有技術(shù)所提供的數(shù)種電源線結(jié)構(gòu)的電壓差異值。
通過(guò)以上具體實(shí)例可以知道本發(fā)明所公開(kāi)的集成電路芯片及其電源線結(jié) 構(gòu)，利用了具有相同電阻值的電源干道，將電源帶連接至電源圖案。如此一來(lái)， 就可以降低集成電路芯片內(nèi)部與外圍的電壓差異值，提升電壓值的均勻度，進(jìn) 而使該集成電路芯片的工作效能與設(shè)計(jì)者的預(yù)期結(jié)果相符合。
當(dāng)然，本發(fā)明還可有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但 這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1、一種電源線結(jié)構(gòu)，其特征在于，該電源線結(jié)構(gòu)制作在一集成電路芯片上，該集成電路芯片具有一主金屬層及一第一金屬層，該電源線結(jié)構(gòu)包括至少一電源圖案，形成在該主金屬層的邊緣上；多條第一電源帶，相互平行地形成在該第一金屬層上；多條第一電源干道，相互平行地形成在該主金屬層上，該多條第一電源干道用以分別將該多條第一電源帶連接至該至少一電源圖案，其中該多條第一電源干道個(gè)別的干道長(zhǎng)度與干道寬度的比例相等。
2、 如權(quán)利要求1所述的電源線結(jié)構(gòu)，其特征在于，該多條第一電源干道 以垂直形式重疊于該多條第一電源帶。
3、 如權(quán)利要求1所述的電源線結(jié)構(gòu)，其特征在于，該多條第一電源干道 分別通過(guò)導(dǎo)通貫孔連接至該多條第一電源帶。
4、 如權(quán)利要求1所述的電源線結(jié)構(gòu)，其特征在于，該多條第一電源帶被 該集成電路芯片的一第一中心線區(qū)分為連續(xù)分布的M條第一電源帶及N條第 一電源帶，M及N分別為一自然數(shù)，該第一中心線平行于該第一電源帶。
5、 如權(quán)利要求4所述的電源線結(jié)構(gòu)，其特征在于，該M值與該N值相等。
6、 如權(quán)利要求4所述的電源線結(jié)構(gòu)，其特征在于，該多條第一電源干道 分別地將該M條第一電源帶及該N條第一電源帶連接至其分別所鄰接的該至 少一電源圖案。
7、 如權(quán)利要求6所述的電源線結(jié)構(gòu)，其特征在于，該集成電路芯片還具 有一第二金屬層，該電源線結(jié)構(gòu)還包括多條第二電源帶，相互平行地形成在該第二金屬層上； 多條第二電源干道，相互平行地形成在該主金屬層上，該多條第二電源干道分別將該多條第二電源帶連接至該至少一電源圖案，其中，該多條第二電源干道個(gè)別的干道長(zhǎng)度與干道寬度的比例相等。
8、 如權(quán)利要求7所述的電源線結(jié)構(gòu)，其特征在于，該多條第二電源干道 分別通過(guò)導(dǎo)通貫孔連接至該多條第二電源帶。
9、 如權(quán)利要求8所述的電源線結(jié)構(gòu)，其特征在于，該多條第二電源帶以 垂直形式重疊于該多條第一電源帶，且該多條第二電源干道以垂直形式重疊于該多條第二電源帶。
10、 如權(quán)利要求9所述的電源線結(jié)構(gòu)，其特征在于，該多條第二電源帶被 該集成電路芯片的一第二中心線區(qū)分為連續(xù)分布的P條第二電源帶及Q條第 二電源帶，P及Q分別為一自然數(shù)，該第二中心線平行于該第二電源帶。
11、 如權(quán)利要求10所述的電源線結(jié)構(gòu)，其特征在于，該P(yáng)值及該Q值相等o
12、 如權(quán)利要求IO所述的電源線結(jié)構(gòu)，其特征在于，該多條第二電源干 道分別地將該P(yáng)條第二電源帶及該Q條第二電源帶連接至其分別所鄰接的該 至少一電源圖案。
13、 如權(quán)利要求7所述的電源線結(jié)構(gòu)，其特征在于，該多條第一電源干道 及該多條第二電源干道個(gè)別的干道長(zhǎng)度與干道寬度的比例相等。
14、 一種集成電路芯片，其特征在于，包括一第一金屬層，該第一金屬層上形成有多條第一電源帶，該多條第一電源 帶相互平行；一主金屬層，平行于該第一金屬層，該主金屬層上形成有至少一電源圖案 及多條第一電源干道，該至少一電源圖案形成在該主金屬層的邊緣，該多條第 一電源干道相互平行，并分別將該多條第一電源帶連接至該至少一電源圖案， 其中，該多條第一電源干道個(gè)別的干道長(zhǎng)度與干道寬度的比例相等。
15、 如權(quán)利要求14所述的集成電路芯片，其特征在于，該多條第一電源 干道以垂直形式重疊于該多條第一電源帶。
16、 如權(quán)利要求14所述的集成電路芯片，其特征在于，該多條第一電源 干道分別通過(guò)導(dǎo)通貫孔連接至該第一 電源帶。
17、 如權(quán)利要求14所述的集成電路芯片，其特征在于，該多條第一電源 帶被該集成電路芯片的一第一中心線區(qū)分為連續(xù)分布的M條第一電源帶及N 條第一電源帶，M及N分別為一自然數(shù)，該第一中心線平行于該第一電源帶。
18、 如權(quán)利要求17所述的集成電路芯片，其特征在于，該M值與該N 值相等。
19、 如權(quán)利要求17所述的集成電路芯片，其特征在于，該多條第一電源 干道分別地將該M條第一電源帶及該N條第一電源帶連接至其分別所鄰接的 該至少一電源圖案。
20、 如權(quán)利要求19所述的集成電路芯片，其特征在于，還具有一第二金 屬層，該第二金屬層上形成有多條第二電源帶，該多條第二電源帶相互平行。
21、 如權(quán)利要求20所述的集成電路芯片，其特征在于，該主金屬層上還 形成有多條第二電源干道，該多條第二電源干道分別地將該多條第二電源帶連 接至該至少一電源圖案，其中該多條第二電源干道個(gè)別的干道長(zhǎng)度與干道寬度 的比例相等。
22、 如權(quán)利要求21所述的集成電路芯片，其特征在于，該多條第二電源 帶以垂直形式重疊于該多條第一電源帶，且該多條第二電源干道以垂直形式重 疊于該多條第二電源帶。
23、 如權(quán)利要求21所述的集成電路芯片，其特征在于，該第二電源干道 分別通過(guò)導(dǎo)通貫孔連接至該第二電源帶。
24、 如權(quán)利要求21所述的集成電路芯片，其特征在于，該多條第二電源 帶被該集成電路芯片的一第二中心線區(qū)分為連續(xù)分布的P條第二電源帶及Q 條第二電源帶，P及Q分別為一自然數(shù)，該第二中心線平行于該第二電源帶。
25、 如權(quán)利要求24所述的集成電路芯片，其特征在于，該P(yáng)值及該Q值 相等。
26、 如權(quán)利要求24所述的集成電路芯片，其特征在于，該多條第二電源 干道分別地將該P(yáng)條第二電源帶及該Q條第二電源帶連接至其分別所鄰接的 該至少一電源圖案。
27、 如權(quán)利要求21所述的集成電路芯片，其特征在于，該多條第一電源 干道及該多條第二電源干道個(gè)別的干道長(zhǎng)度與干道寬度的比例相等。
全文摘要
本發(fā)明涉及一種電源線結(jié)構(gòu)，其制作于一集成電路芯片上，該集成電路芯片具有一主金屬層及一第一金屬層。該電源線結(jié)構(gòu)包括至少一電源圖案、多條第一電源帶以及多條第一電源干道。該電源圖案形成在該主金屬層的邊緣上，該第一電源帶相互平行地形成在該第一金屬層上，該第一電源干道相互平行地形成在該主金屬層上。該第一電源干道用以分別將該第一電源帶連接至該電源圖案，其中該第一電源干道個(gè)別的干道長(zhǎng)度與寬度的比例相等。
文檔編號(hào)H01L27/02GK101286493SQ20071009117
公開(kāi)日2008年10月15日 申請(qǐng)日期2007年4月12日 優(yōu)先權(quán)日2007年4月12日
發(fā)明者陳建良 申請(qǐng)人:揚(yáng)智科技股份有限公司