專利名稱：導(dǎo)線架與以導(dǎo)線架為芯片承載件的覆晶型半導(dǎo)體封裝件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種覆晶型半導(dǎo)體封裝技術(shù)，特別是涉及一種以導(dǎo)線 架作為芯片承載件的覆晶型半導(dǎo)體封裝件與所應(yīng)用的導(dǎo)線架。
背景技術(shù)：
傳統(tǒng)的FCQFN(Flip Chip Quad Flat Non-Leaded)半導(dǎo)體封裝件， 是如圖1所示的結(jié)構(gòu)，其以覆晶方式通過多個焊錫凸塊10將芯片11 接置于一導(dǎo)線架12上，而使該芯片11與導(dǎo)線架12形成電性連接關(guān)系； 該芯片11、導(dǎo)線架12及焊錫凸塊10并以一封裝膠體13予以包覆，且 令該封裝膠體13形成后，該導(dǎo)線架12的各導(dǎo)腳120的側(cè)面(Side Surface) 120a及底面(Bottom Surface) 120b均外露出該封裝膠體13， 并使各該導(dǎo)腳120的底面120b與該封裝膠體13的及底面13b齊平， 令完成封裝的半導(dǎo)體封裝件1的導(dǎo)腳120無外伸出封裝膠體13的部分， 而減少該半導(dǎo)體封裝件1設(shè)置于一印刷電路板(未圖標(biāo))時所占用的面 積。上述的半導(dǎo)體封裝件1已揭示于第6,507,120、 6， 590， 281及 6， 700,187號美國專利中。
然而，隨著芯片的積體化程度的提升，電性的要求隨之提高，芯 片于運(yùn)行時產(chǎn)生的熱量亦隨之增加，使上述的FCQFN半導(dǎo)體封裝件的 部分導(dǎo)腳作為接地及散熱用途的方式往往無法滿足需求，遂有將導(dǎo)線 架中的接地導(dǎo)腳相連結(jié)或于導(dǎo)線架中形成一具較大面積的接地平面的 設(shè)計(jì)提出，從而使經(jīng)連結(jié)的接地導(dǎo)腳或接地平面通過布設(shè)于芯片上的 偽凸塊(Dummy Bumps)或接地凸塊(Ground Bumps)與芯片連接，以令芯 片產(chǎn)生的熱量經(jīng)由偽凸塊或接地凸塊傳遞至該經(jīng)連結(jié)的接地導(dǎo)腳或接 地平面，由于該經(jīng)連結(jié)的接地導(dǎo)腳或接地平面具有較大的接地及散熱 面積，故能有效提升電性與散熱效率。
第6， 597， 059號美國專利即揭示上述的半導(dǎo)體封裝件，如圖2A及 圖2B所示，該半導(dǎo)體封裝件2的導(dǎo)線架22即由多個的導(dǎo)腳220及位于該導(dǎo)腳220間的接地平面221所構(gòu)成，供芯片21通過多個焊錫凸塊 20a及多個的接地凸塊20b分別焊接至導(dǎo)腳220及接地平面221上，而 使該芯片21電性連接至該導(dǎo)線架22，并形成有一封裝膠體23包覆該 芯片21、導(dǎo)線架22、焊錫凸塊20a及接地凸塊20b。該半導(dǎo)體封裝件 2雖因有較大面積的接地平面221而能提升電性與散熱效率，但是接地 平面221僅有其側(cè)面221a及部分頂面221b與封裝膠體23結(jié)合，使接 地平面221與封裝膠體23間的結(jié)合性不足，易在后續(xù)的熱循環(huán) (Thermal Cycling)中，因接地平面221與封裝膠體23的材料間的熱 膨脹系數(shù)差異(CTE Mismatch)而使接地平面221與封裝膠體23間的接 合面發(fā)生脫層現(xiàn)象，如圖2C中的D所示； 一旦有脫層現(xiàn)象發(fā)生，會導(dǎo) 致水氣的入侵及氣爆效應(yīng)(Popcorn Effect)，而影響至半導(dǎo)體封裝件2 的信賴性。此外，該接地平面221由于面積較大，在熱循環(huán)中會產(chǎn)生 較大的熱應(yīng)力，而更易導(dǎo)致接地平面221與封裝膠體23的脫層。
是以，如何解決上述問題而仍符合電性與散熱效率的要求乃成為 業(yè)界所面對的一大問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種接地平面與封裝膠體間不致發(fā)生脫層的 導(dǎo)線架與以導(dǎo)線架為芯片承載件的覆晶型半導(dǎo)體封裝件。
本發(fā)明的另一目的是提供一種接地平面能與封裝膠體有效結(jié)合的 導(dǎo)線架與以導(dǎo)線架為芯片承載件的覆晶型半導(dǎo)體封裝件。
為達(dá)成上述及其它目的，本發(fā)明提供的以導(dǎo)線架為芯片承載件的 覆晶型半導(dǎo)體封裝件包括于其一表面上布設(shè)有多個的焊錫凸塊及接 地凸塊的芯片； 一具有多個導(dǎo)腳與位于該導(dǎo)腳間的接地平面的導(dǎo)線架， 其中，該接地平面形成有一切縫，且該悍錫凸塊焊接至對應(yīng)的該導(dǎo)腳 而該接地凸塊焊接至該接地平面；以及用以包覆該芯片、焊錫凸塊、 接地凸塊及導(dǎo)線架的封裝膠體，但使該導(dǎo)線架的導(dǎo)腳及接地平面的外 側(cè)面及底面均外露出該封裝膠體并使該接地平面的底面與該封裝膠體 的底面齊平。
為達(dá)成上述及其它目的，本發(fā)明提供的導(dǎo)線架，供應(yīng)用于通過封 裝膠體部份包覆所構(gòu)成的覆晶型半導(dǎo)體封裝件中，該導(dǎo)線架包括多個導(dǎo)腳；以及位于該多個導(dǎo)腳間的接地平面，其具有供用以形成該封 裝膠體的封裝化合物充填的切縫。
該切縫的寬度以足能讓形成封裝膠體的封裝化合物填入為原則， 并無特定限制。該切縫可以以直線或曲折線方式形成，亦無特定限制， 但當(dāng)該切縫為曲折形狀時，能增加封裝膠體與接地平面間的結(jié)合面積， 故能進(jìn)一步提升兩者間的結(jié)合性。該切縫的形成位置也無特定限制， 但以形成于接地平面的中間處為較佳，從而使接地平面與熱循環(huán)中產(chǎn) 生的熱應(yīng)力降至最低。
該多個接地凸塊并有一部分是跨接于該切縫處，以電性連接該接 地平面為切縫所分割開的兩個部分，而使接地平面所提供的電性與散 熱效率的提升不致為切縫所影響。
因而，通過該切縫的形成，能使該接地平面有效地與封裝膠體結(jié) 合，而不致于熱循環(huán)中造成兩者間的脫層，故能提高本發(fā)明的半導(dǎo)體 封裝件的信賴性。


圖1是現(xiàn)有FCQFN半導(dǎo)體封裝件的剖視圖2A是另一現(xiàn)有FCQFN半導(dǎo)體封裝件的俯視圖2B是圖2A沿所示的2B-2B線剖開的剖視圖2C是表示圖2B的接地平面與封裝膠體間發(fā)生脫層現(xiàn)象的示意
圖3A是本發(fā)明第一實(shí)施例的覆晶型半導(dǎo)體封裝件的俯視圖； 圖3B是圖3A沿3B-3B線剖開的剖視圖4A是本發(fā)明第二實(shí)施例的覆晶型半導(dǎo)體封裝件的俯視圖；以及 圖4B是圖4A沿4B-4B線剖開的剖視圖。 元件符號說明
I 半導(dǎo)體封裝件 10 悍錫凸塊
II 芯片 12 導(dǎo)線架 120 導(dǎo)腳120a側(cè)面
120b底面
13封裝膠體
13a側(cè)面
13b底面
2半導(dǎo)體封裝件
20a焊錫凸塊
20b接地凸塊
21心片
22導(dǎo)線架
220導(dǎo)腳
221接地平面
221a側(cè)面
221b頂面
23封裝膠體
3半導(dǎo)體封裝件
30a焊錫凸塊
30b接地凸塊
31心片
310主動面
311非主動面
32導(dǎo)線架
320導(dǎo)腳
320a外側(cè)面
320b底面
321接地平面
321a直線切縫
321b兩半部
321c兩半部
321d外側(cè)面
321e底面33 封裝膠體
4 半導(dǎo)體封裝件
40b 接地凸塊
421 接地平面
421a 切縫
421f、 421g凹部
43 封裝膠體
具體實(shí)施例方式
以下茲通過特定的具體實(shí)例并配合附圖詳細(xì)說明本發(fā)明的導(dǎo)線架 與以導(dǎo)線架為芯片承載件的覆晶型半導(dǎo)體封裝件的結(jié)構(gòu)，從而供本領(lǐng) 域技術(shù)人員由本說明書所揭示的技術(shù)內(nèi)容了解本發(fā)明的特點(diǎn)及功效。
第一實(shí)施例
參照圖3A及圖3B所示，為本發(fā)明第一實(shí)施例的覆晶型半導(dǎo)體封 裝件的俯視圖及沿圖3A所示的3B-3B線剖開的剖視圖。
如圖所示，該半導(dǎo)體封裝件3是由芯片31、承載該芯片31用的導(dǎo) 線架32、多個用以電性連接該芯片31至導(dǎo)線架32的焊錫凸塊30a及 接地凸塊30b、以及用以包覆該芯片31、部分的導(dǎo)線架32、以及該焊 錫凸塊30a與接地凸塊30b的封裝膠體33所構(gòu)成。
該芯片31是以覆晶方式接置于該導(dǎo)線架32上，亦即，該芯片31 的主動面(Active Surface) 310朝向該導(dǎo)線架32而相對于該主動面310 的非主動面(Non-active Surface)311則背向該導(dǎo)線架32。
該導(dǎo)線架32則包括多個導(dǎo)腳320及形成于該多個導(dǎo)腳320間的接 地平面321，且該接地平面321位于中間處形成有一與該接地平面321 縱長方向垂直的直線切縫321a，而將該接地平面321分割成相對且對 稱的兩半部321b、 321c。該直線切縫321a的寬度須足以讓形成該封裝 膠體33的封裝化合物填入，而不致有氣泡(Void)形成于該直線切縫 321a中，以避免于熱循環(huán)中發(fā)生氣爆而影響制成品的信賴性。該直線 切縫321a的形成得以如沖壓裁切的現(xiàn)有方式為的，并無特定限制。
該多個焊錫凸塊30a及接地凸塊30b是于芯片31接置于導(dǎo)線架32 前即分別焊設(shè)至芯片31的主動面310的預(yù)設(shè)位置上，從而在該芯片31以覆晶方式通過該多個焊錫凸塊30a及接地凸塊30b接置于導(dǎo)線架32 上后，令該多個的焊錫凸塊30a焊接至對應(yīng)的導(dǎo)腳320而該多個的接 地凸塊30b則焊接至對應(yīng)的接地平面321，使芯片31與導(dǎo)腳320間的 電子信號(Electrical Signals)及電、源信號(Power Signals)通過該多 個焊錫凸塊30a傳遞，并使芯片31產(chǎn)生的熱量及接地信號(Grounding Signal)能經(jīng)由該多個接地凸塊30b而傳遞至該接地平面321，再由該 接地平面321將熱量及接地信號傳遞至外界。為使該接地平面321仍 能提供整體的電性及散熱功效， 一部分的接地凸塊30b跨接于該切縫 321a處而電性連接為該切縫321a分割開的二半部321b、 321c，遂使 該接地平面321所提供的電性及散熱功效不為該切縫321a的形成而受 影響。該封裝膠體33形成后，由于形成該封裝膠體33的封裝化合物能 順利充填于該切縫321a中，遂能提升該接地平面321與封裝膠體33 間的結(jié)合力，加以該切縫321a的形成于該接地平面321會降低接地平 面321于熱循環(huán)中產(chǎn)生的熱應(yīng)力，故能有效避免接地平面321與封裝 膠體33間的結(jié)合面發(fā)生脫層的問題，而確保本發(fā)明的半導(dǎo)體封裝件的 信賴性。該封裝膠體33形成后，各該導(dǎo)腳320的外側(cè)面320a與底面320b 以及接地平面321的外側(cè)面321d與底面321e外露出該封裝膠體33， 此與前述的現(xiàn)有裝置無異，故在此不予贅述。但須知，雖未予圖示， 然本領(lǐng)域技術(shù)人員均能了解該芯片31的非主動面311亦能外露出該封 裝膠體33，以增加散熱效率。第二實(shí)施例如圖4A及圖4B所示為本發(fā)明第二實(shí)施例的半導(dǎo)體封裝件的俯視 圖及沿圖4A的4B-4B線剖開的剖視圖。如圖所示，該第二實(shí)施例的半導(dǎo)體封裝件4大致同于第一實(shí)施例 中所述者，其不同處在于導(dǎo)線架的接地平面421所形成的切縫421a為 呈曲折狀，亦即，該切縫421a為非直線狀，從而由曲折切縫421a的 形成，提供該接地平面421與封裝膠體43間的結(jié)合面積，而能進(jìn)一步 提高該接地平面421與封裝膠體43間的結(jié)合性；且該曲折切縫421a 的形成位置非位于該接地平面421的中間處，以示該切縫的形成位置并無限制。而為進(jìn)一步增強(qiáng)該接地平面421與封裝件膠體43間的結(jié)合性，復(fù) 能在該接地平面421沿縱長方面的兩側(cè)朝內(nèi)形成凹部421f、 421g，其 深度無特定限制，但以不致影響接地凸塊40b的植設(shè)為限，且該凹部 421f、 421g的形狀亦無限制。上述實(shí)施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制 本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下， 對上述實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)明的權(quán)利保護(hù)范圍，應(yīng)以 權(quán)利要求書的范圍為依據(jù)。
權(quán)利要求
1.一種以導(dǎo)線架為芯片承載件的覆晶型半導(dǎo)體封裝件，包括芯片；導(dǎo)線架，具有多個導(dǎo)腳及位于該多個導(dǎo)腳間的接地平面，其中，該接地平面形成有一切縫；多個焊錫凸塊，用以電性連接該芯片與多個導(dǎo)腳；多個接地凸塊，用以電性連接該芯片與接地平面；以及封裝膠體，用以包覆該芯片，多個焊錫凸塊、多個接地凸塊，以及部分的導(dǎo)線架，且令用以形成該封裝膠體的封裝化合物充填于該接地平面的切縫中。
2. 根據(jù)權(quán)利要求1所述的覆晶型半導(dǎo)體封裝件，其中，該切縫形 成于該接地平面的中間位置。
3. 根據(jù)權(quán)利要求1所述的覆晶型半導(dǎo)體封裝件，其中，該切縫形 成于該接地平面的非中間位置。
4. 根據(jù)權(quán)利要求1所述的覆晶型半導(dǎo)體封裝件，其中，該切縫為 直線狀。
5. 根據(jù)權(quán)利要求1所述的覆晶型半導(dǎo)體封裝件，其中，該切縫為 非直線狀。
6. 根據(jù)權(quán)利要求l所述的覆晶型半導(dǎo)體封裝件，其中，該多個接 地凸塊有一部分跨接于該接地平面的切縫處，以電性連接由該切縫所 分割開的兩半部。
7. —種導(dǎo)線架，是供應(yīng)用于通過封裝膠體部份包覆所構(gòu)成的覆晶 型半導(dǎo)體封裝件中，該導(dǎo)線架包括多個導(dǎo)腳；以及位于該多個導(dǎo)腳間的接地平面，其具有供用以形成該封裝膠體的 封裝化合物充填的切縫。
8. 根據(jù)權(quán)利要求7所述的導(dǎo)線架，其中，該切縫形成于該接地平 面之中間位置。
9. 根據(jù)權(quán)利要求7所述的導(dǎo)線架，其中，該切縫形成于該接地平 面的非中間位置。
10. 根據(jù)權(quán)利要求7所述的導(dǎo)線架，其中，該切縫為直線狀。
11. 根據(jù)權(quán)利要求7所述的導(dǎo)線架，其中，該切縫為非直線狀。
全文摘要
本發(fā)明公開了一種以導(dǎo)線架為芯片承載件的覆晶型半導(dǎo)體封裝件，包括一以覆晶方式通過焊錫凸塊(Solder Bumps)電性連接至一導(dǎo)線架上的芯片，以及包覆該芯片、焊錫凸塊及導(dǎo)線架的封裝膠體，其中，該導(dǎo)線架是由多個導(dǎo)腳(Leads)及位于該導(dǎo)腳間的接地平面(Ground Plane)所構(gòu)成，該接地平面并形成有一切縫(Slit)，從而供用以形成該封裝膠體的封裝化合物(Molding Compound)得能填入該切縫，而提升該接地平面與封裝膠體間的結(jié)合性，故能避免接地平面與封裝膠體間的結(jié)合面于后續(xù)的溫度循環(huán)中發(fā)生脫層(Relamination)，而提高制成品的信賴性。
文檔編號H01L23/488GK101286488SQ20071009118
公開日2008年10月15日 申請日期2007年4月12日 優(yōu)先權(quán)日2007年4月12日
發(fā)明者呂維隆, 林志男, 邱世冠, 陳錦德 申請人:矽品精密工業(yè)股份有限公司