專利名稱：用于三芯片封裝的導(dǎo)線架的制作方法
技術(shù)領(lǐng)域：
用于三芯片封裝的導(dǎo)線架技術(shù)領(lǐng)域[0001]本實(shí)用新型涉及一種導(dǎo)線架，尤其涉及一種用于16NS0P產(chǎn)品的三芯片封裝的導(dǎo)線架。
背景技術(shù)：
[0002]關(guān)于半導(dǎo)體封裝的導(dǎo)線架，其主要用作為芯片提供一個(gè)支撐位置并對(duì)芯片進(jìn)行固定，同時(shí)用金線使芯片與導(dǎo)線架輸出端之間連接成電路。目前，導(dǎo)線架幾乎作為每個(gè)公司成本降低的項(xiàng)目，希望一條導(dǎo)線架上可承載盡可能多的產(chǎn)品，以達(dá)到節(jié)省之目的，但是現(xiàn)有16NS0P產(chǎn)品的鍵合金絲工藝中的工藝難度大，導(dǎo)致導(dǎo)線架的結(jié)構(gòu)復(fù)雜、金線數(shù)量多，造成封裝后的不良率高，產(chǎn)品收率低，性能不穩(wěn)定，浪費(fèi)了大量的生產(chǎn)成本。實(shí)用新型內(nèi)容[0003]本實(shí)用新型克服了現(xiàn)有技術(shù)的不足，提供一種結(jié)構(gòu)簡(jiǎn)單、產(chǎn)品收率高的用于三芯片封裝的導(dǎo)線架。[0004]為達(dá)到上述目的，本實(shí)用新型采用的技術(shù)方案為:一種用于三芯片封裝的導(dǎo)線架，包括至少一個(gè)導(dǎo)線支架組，所述導(dǎo)線支架組由多個(gè)導(dǎo)線支架縱向并列連接而成，所述導(dǎo)線支架包括三個(gè)間隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分別用于安裝第一芯片、第二芯片、第三芯片。[0005]本實(shí)用新型一個(gè)較佳實(shí)施例中，用于三芯片封裝的導(dǎo)線架進(jìn)一步包括所述第一芯片座、所述第二芯片座、第三芯片座為橫向間隔排列。[0006]本實(shí)用新型一個(gè)較佳實(shí)施例中，用于三芯片封裝的導(dǎo)線架進(jìn)一步包括所述第一芯片座、第二芯片座與第三芯片座的周?chē)才帕杏惺鍌€(gè)引腳。[0007]本實(shí)用新型一個(gè)較佳實(shí)施例中，用于三芯片封裝的導(dǎo)線架進(jìn)一步包括所述第一芯片座、第二芯片座與第三芯片座的一側(cè)設(shè)有八個(gè)引腳，另一側(cè)設(shè)有七個(gè)引腳。[0008]本實(shí)用新型一個(gè)較佳實(shí)施例中，用于三芯片封裝的導(dǎo)線架進(jìn)一步包括所述第一芯片、第二芯片與第三芯片通過(guò)引線電性連接至所述引腳，相鄰所述引線之間無(wú)交叉。[0009]本實(shí)用新型解決了背景技術(shù)中存在的缺陷，本實(shí)用新型設(shè)計(jì)了兩個(gè)不同大小的第一芯片座與第二芯片座，適用不同尺寸大小的第一芯片、第二芯片的安裝，滿足了實(shí)用的需求，又在結(jié)構(gòu)上進(jìn)行優(yōu)化，減少其引線數(shù)量，可降低封裝造成的不良率，提高產(chǎn)品收率，具有結(jié)構(gòu)簡(jiǎn)單、合理、性能穩(wěn)定的優(yōu)點(diǎn)。


[0010]
以下結(jié)合附圖和實(shí) 施例對(duì)本實(shí)用新型進(jìn)一步說(shuō)明。[0011]圖1是本實(shí)用新型的優(yōu)選實(shí)施例的導(dǎo)線支架的結(jié)構(gòu)示意圖；[0012]圖2是本實(shí)用新型的優(yōu)選實(shí)施例的結(jié)構(gòu)示意圖；[0013]圖中:1、導(dǎo)線支架組，2、導(dǎo)線支架，3、第一芯片座，4、第二芯片座，5、第三芯片座，6、第一芯片，7、第二芯片，8、第三芯片，9、引腳，10、引線。
具體實(shí)施方式
[0014]現(xiàn)在結(jié)合附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)的說(shuō)明，這些附圖均為簡(jiǎn)化的示意圖，僅以示意方式說(shuō)明本實(shí)用新型的基本結(jié)構(gòu)，因此其僅顯示與本實(shí)用新型有關(guān)的構(gòu)成。[0015]如圖1所示，一種用于三芯片封裝的導(dǎo)線架，包括至少一個(gè)導(dǎo)線支架組1，所述導(dǎo)線支架組I由多個(gè)導(dǎo)線支架2縱向并列連接而成，所述導(dǎo)線支架2包括三個(gè)間隔排列的第一芯片座3、第二芯片座4、第三芯片座5，所述第一芯片座3、第二芯片座4、第三芯片座5分別用于安裝第一芯片6、第二芯片7、第三芯片8，避免了短路現(xiàn)象的發(fā)生，同時(shí)減少了金線等材料的使用數(shù)量。[0016]本實(shí)用新型優(yōu)選所述第一芯片座3、所述第二芯片座4、第三芯片座5為橫向間隔排列。[0017]進(jìn)一步的，所述第一芯片座3、第二芯片座4與第三芯片座5的周?chē)才帕杏惺鍌€(gè)引腳。將第一芯片座3、第二芯片座4、第三芯片座5作為一個(gè)整體，優(yōu)選在整體的一側(cè)設(shè)有八個(gè)引腳9，另一側(cè)設(shè)有七個(gè)引腳9。[0018]本實(shí)用新型優(yōu)選所述第一芯片6、第二芯片I與第三芯片8通過(guò)引線10電性連接至所述引腳9，相鄰所述引線10之間無(wú)交叉。[0019]如圖2所示，為了使得導(dǎo)線架可以承載更多的芯片，大大降低企業(yè)的生產(chǎn)成本，將十四個(gè)導(dǎo)線支架組I組合在一起，每個(gè)導(dǎo)線支架組I有五個(gè)縱向并列連接的導(dǎo)線支架2，每個(gè)導(dǎo)線支架2上可以分別安裝不同大小的第一芯片6、第二芯片7、第三芯片8。[0020]以上依據(jù)本實(shí) 用新型的理想實(shí)施例為啟示，通過(guò)上述的說(shuō)明內(nèi)容，相關(guān)人員完全可以在不偏離本項(xiàng)實(shí)用新型技術(shù)思想的范圍內(nèi)，進(jìn)行多樣的變更以及修改。本項(xiàng)實(shí)用新型的技術(shù)性范圍并不局限于說(shuō)明書(shū)上的內(nèi)容，必須要根據(jù)權(quán)利要求范圍來(lái)確定技術(shù)性范圍。
權(quán)利要求1.一種用于三芯片封裝的導(dǎo)線架，其特征在于:包括至少一個(gè)導(dǎo)線支架組，所述導(dǎo)線支架組由多個(gè)導(dǎo)線支架縱向并列連接而成，所述導(dǎo)線支架包括三個(gè)間隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分別用于安裝第一芯片、第二芯片、第三芯片。
2.根據(jù)權(quán)利要求1所述的用于三芯片封裝的導(dǎo)線架，其特征在于:所述第一芯片座、所述第二芯片座、第三芯片座為橫向間隔排列。
3.根據(jù)權(quán)利要求2所述的用于三芯片封裝的導(dǎo)線架，其特征在于:所述第一芯片座、第二芯片座與第三芯片座的周?chē)才帕杏惺鍌€(gè)引腳。
4.根據(jù)權(quán)利要求3所述的用于三芯片封裝的導(dǎo)線架，其特征在于:所述第一芯片座、第二芯片座與第三芯片座的一側(cè)設(shè)有八個(gè)引腳，另一側(cè)設(shè)有七個(gè)引腳。
5.根據(jù)權(quán)利要求4所述的用于三芯片封裝的導(dǎo)線架，其特征在于:所述第一芯片、第二芯片與第三芯片通過(guò)引線電性連接至所述引腳，相鄰所述引線之間無(wú)交叉。
專利摘要本實(shí)用新型涉及一種用于三芯片封裝的導(dǎo)線架，包括至少一個(gè)導(dǎo)線支架組，所述導(dǎo)線支架組由多個(gè)導(dǎo)線支架縱向并列連接而成，所述導(dǎo)線支架包括三個(gè)間隔排列的第一芯片座、第二芯片座、第三芯片座，所述第一芯片座、第二芯片座、第三芯片座分別用于安裝第一芯片、第二芯片、第三芯片。本實(shí)用新型設(shè)計(jì)了兩個(gè)不同大小的第一芯片座與第二芯片座，適用不同尺寸大小的第一芯片、第二芯片的安裝，滿足了實(shí)用的需求,又在結(jié)構(gòu)上進(jìn)行優(yōu)化,減少其引線數(shù)量,可降低封裝造成的不良率,提高產(chǎn)品收率，具有結(jié)構(gòu)簡(jiǎn)單、合理、性能穩(wěn)定的優(yōu)點(diǎn)。
文檔編號(hào)H01L23/495GK203085521SQ201320078730
公開(kāi)日2013年7月24日 申請(qǐng)日期2013年2月21日 優(yōu)先權(quán)日2013年2月21日
發(fā)明者金鉉東 申請(qǐng)人:正文電子(蘇州)有限公司