專利名稱：半導(dǎo)體器件及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及包括靜態(tài)隨機(jī)存取存儲器(SRAM)單元的半導(dǎo)體器件。更具體而言，本發(fā)明涉及具有自對準(zhǔn)接觸的SRAM單元以及用于制造這種SRAM單元的方法。
背景技術(shù)：
靜態(tài)隨機(jī)存取存儲器(SRAM)由于它的高速、低功耗和簡單操作而成為一種重要的存儲器件。與動態(tài)隨機(jī)存取存儲器(DRAM)單元不同，SRAM不需要定期刷新所存儲的數(shù)據(jù)并且它具有簡單易懂的設(shè)計。
典型的六晶體管SRAM(6T-SRAM)單元中的每一位存儲在四個晶體管上，這些晶體管通常稱作負(fù)載晶體管(或上拉晶體管)和驅(qū)動晶體管(或下拉晶體管)，它們形成包含兩個交叉耦合的反相器的觸發(fā)器電路。該存儲單元具有用于表示0和1的兩個穩(wěn)態(tài)。兩個附加的存取晶體管(或旁柵(pass-gate)晶體管)用于控制在讀和寫操作期間對存儲單元的存取。
圖1示出了示例性6T-SRAM單元布局的頂視圖，該布局包含有源區(qū)域(即，摻雜阱區(qū)域)、柵極結(jié)構(gòu)和接觸結(jié)構(gòu)，它們可以用來形成在典型的互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)SRAM單元中的典型的金屬氧化物半導(dǎo)體(MOS)晶體管。具體而言，旁柵晶體管1和4以及下拉晶體管2和3形成在有源區(qū)域12和14內(nèi)，并且上拉晶體管5和6形成在有源區(qū)域16和18內(nèi)。有源區(qū)域12、14、16和18形成在半導(dǎo)體襯底10內(nèi)，該半導(dǎo)體襯底10可以優(yōu)選為分別在p溝道晶體管和n溝道晶體管的附近摻雜有n型和p型雜質(zhì)的硅襯底。柵極結(jié)構(gòu)22和26布置在有源區(qū)域12之上，以分別形成下拉晶體管2和旁柵晶體管1的柵極。類似地，上述有源區(qū)域14、柵極結(jié)構(gòu)24和28布置成分別形成下拉晶體管3和旁柵晶體管4的柵極。從而，有源區(qū)域16和18均具有布置在它們之上的兩個柵極結(jié)構(gòu)22和24。
每個SRAM單元典型地包含6-10個接觸，用于存取包含在其中的晶體管。具體而言，SRAM接觸可以分為兩類(1)柵極接觸G，其形成在柵極結(jié)構(gòu)26和28的緊上方，以及(2)源極或漏極接觸SD，其形成在SRAM單元中晶體管1-6的源極或漏極區(qū)域的緊上方。一方面，柵極接觸G位于SRAM單元的任何有源區(qū)域之外，所以柵極接觸G與SRAM單元的任何源極或漏極區(qū)域之間短路的風(fēng)險較低。另一方面，源極或漏極接觸SD緊鄰一個或多個柵極結(jié)構(gòu)22、24、26和28而定位。因此，源極或漏極接觸SD與柵極結(jié)構(gòu)22、24、26和28之間短路的風(fēng)險較高。
圖2A示出了常規(guī)SRAM單元的柵極接觸G沿圖1的線I-I的橫截面視圖，以及圖2B示出了常規(guī)SRAM單元的兩個源極/漏極接觸SD沿圖1的線II-II的橫截面視圖。具體而言，源極/漏極接觸SD位于晶體管2的源極和漏極區(qū)域112和114的緊上方，該晶體管2位于SRAM單元的有源區(qū)域12中。柵極結(jié)構(gòu)22位于源極和漏極區(qū)域112和114之間的溝道區(qū)域上方，包括柵極電介質(zhì)層116A、具有可選的柵極硅化物層119A的柵極導(dǎo)體118A以及可選的側(cè)壁隔離層(spacer)120A和122A。柵極接觸G位于柵極結(jié)構(gòu)26的緊上方，該柵極結(jié)構(gòu)26位于SRAM單元的任何有源區(qū)域之外的半導(dǎo)體襯底10的上方，并且還包括柵極電介質(zhì)層116B、具有可選的柵極硅化物層119B的柵極導(dǎo)體118B以及可選的側(cè)壁隔離層120B和122B。
氮化硅覆蓋層(blanket silicon nitride layer)124和層間電介質(zhì)(ILD)層102設(shè)置在整個SRAM單元上方，包括柵極結(jié)構(gòu)22和26以及晶體管2的源極和漏極區(qū)域112和114的上方。隨后，通過光刻和非選擇性刻蝕，將接觸開口(未示出)穿過氮化硅覆蓋層124和ILD層而形成到晶體管2的源極和漏極區(qū)域112和114以及柵極結(jié)構(gòu)26的柵極導(dǎo)體118B上。應(yīng)注意到，不將接觸開口形成到柵極結(jié)構(gòu)22的柵極導(dǎo)體118A上。然后用導(dǎo)電材料填充如此形成的接觸開口，以形成柵極接觸G和源極/漏極接觸SD，如圖2A和2B所示。
然而，光刻是易錯的工藝。源極/漏極接觸開口(通過光刻的圖案定義)與源極/漏極區(qū)域112和114之間的輕微未對準(zhǔn)可能導(dǎo)致源極/漏極接觸SD與鄰近的柵極結(jié)構(gòu)22的柵極導(dǎo)體118A之間有害的短路。
隨著CMOS器件的45nm節(jié)點和32nm節(jié)點生成的逼近，SRAM單元的縮小變得必要，因為SRAM陣列占據(jù)典型微處理器芯片上多于三分之二的面積。遺憾的是，光刻工藝的誤差容限是不可伸縮的，所以SRAM單元的縮小顯著增加了SRAM單元中源極/漏極接觸與鄰近的柵極結(jié)構(gòu)之間短路的風(fēng)險。
需要一種自對準(zhǔn)SRAM接觸，其可以以減小的尺寸形成，而不增加SRAM單元中源極/漏極接觸與鄰近的柵極結(jié)構(gòu)之間短路的風(fēng)險。

發(fā)明內(nèi)容
本發(fā)明通過提供改進(jìn)的SRAM結(jié)構(gòu)解決了上述問題，該改進(jìn)的SRAM結(jié)構(gòu)具有自對準(zhǔn)接觸，其可以利用選擇性刻蝕工藝而形成。這種選擇性刻蝕工藝對于光刻誤差具有高抵抗性，并且它允許進(jìn)一步縮小SRAM單元，而不增加SRAM單元中源極/漏極接觸與鄰近的柵極結(jié)構(gòu)之間短路的風(fēng)險。
在一個方面，本發(fā)明涉及一種半導(dǎo)體器件，其包括至少一個靜態(tài)隨機(jī)存取存儲器(SRAM)單元，該SRAM單元至少具有第一柵極導(dǎo)體，該第一柵極導(dǎo)體位于在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域上方，其中第一柵極導(dǎo)體由包括保護(hù)性電介質(zhì)材料的電介質(zhì)帽蓋(cap)所覆蓋，其中源極和漏極區(qū)域由非保護(hù)性電介質(zhì)材料所覆蓋，該非保護(hù)性電介質(zhì)材料可以相對于保護(hù)性材料而被選擇性地去除，其中第一柵極導(dǎo)體不具有位于其上方的柵極接觸，并且其中源極和漏極區(qū)域中的至少一個區(qū)域具有位于其上方的源極或漏極接觸。
在本發(fā)明的特定實施例中，保護(hù)性電介質(zhì)材料包括氮化硅。更優(yōu)選地，該半導(dǎo)體器件進(jìn)一步包括沿第一柵極導(dǎo)體的側(cè)壁的一個或多個氮化硅隔離層。
在本發(fā)明的可選擇實施例中，保護(hù)性電介質(zhì)材料包括碳化硅。更優(yōu)選地，該半導(dǎo)體器件進(jìn)一步包括沿第一柵極導(dǎo)體的側(cè)壁的一個或多個碳化硅隔離層。
諸如氧氮化硅、碳氮化硅和碳氧化硅等的其它電介質(zhì)材料也可以用作保護(hù)性電介質(zhì)材料，只要這樣的其它電介質(zhì)材料對于刻蝕化學(xué)劑具有抵抗性即可，其中該刻蝕化學(xué)劑選擇性地去除非保護(hù)性電介質(zhì)材料，諸如氧化硅或氮化硅。
總而言之，可以選擇保護(hù)性和非保護(hù)性電介質(zhì)材料的任何適當(dāng)?shù)慕M合來實施本發(fā)明，只要所選的材料組合使得非保護(hù)性電介質(zhì)材料能夠相對于保護(hù)性電介質(zhì)材料被特定的刻蝕化學(xué)劑選擇性地去除即可。
優(yōu)選地，但不是必需的，第一柵極導(dǎo)體包括柵極硅化物層。
在另一方面，本發(fā)明涉及一種半導(dǎo)體器件，其包括至少一個靜態(tài)隨機(jī)存取存儲器(SRAM)單元，該SRAM單元至少具有第一柵極導(dǎo)體和第二柵極導(dǎo)體，該第一柵極導(dǎo)體位于在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域上方，并且該第二柵極導(dǎo)體位于SRAM單元的任何有源區(qū)域之外，其中第一柵極導(dǎo)體由包括保護(hù)性電介質(zhì)材料的電介質(zhì)帽蓋所覆蓋，其中第二柵極導(dǎo)體以及源極和漏極區(qū)域由非保護(hù)性電介質(zhì)材料所覆蓋，該非保護(hù)性電介質(zhì)材料可以相對于保護(hù)性材料而被選擇性地去除，其中第一柵極導(dǎo)體不具有位于其上方的柵極接觸，其中第二柵極導(dǎo)體具有位于其上方的柵極接觸，并且其中源極和漏極區(qū)域中的至少一個區(qū)域具有位于其上方的源極或漏極接觸。
當(dāng)保護(hù)性電介質(zhì)材料包括氮化硅時，該半導(dǎo)體器件優(yōu)選地進(jìn)一步包括沿第一和第二柵極導(dǎo)體的側(cè)壁的一個或多個氮化硅隔離層?？蛇x擇地，當(dāng)保護(hù)性電介質(zhì)材料包括碳化硅時，該半導(dǎo)體器件優(yōu)選地進(jìn)一步包括沿第一和第二柵極導(dǎo)體的側(cè)壁的一個或多個碳化硅隔離層。
優(yōu)選地，但不是必需的，第一和第二柵極導(dǎo)體中的每一個都包括柵極硅化物層。
在又一方面，本發(fā)明涉及一種用于形成半導(dǎo)體器件的方法，包括
形成至少一個靜態(tài)隨機(jī)存取存儲器(SRAM)單元，該SRAM單元至少具有第一和第二柵極導(dǎo)體，其中第一柵極導(dǎo)體位于在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域上方，并且其中第二柵極導(dǎo)體位于SRAM單元的任何有源區(qū)域之外；在第一柵極導(dǎo)體上方選擇性地形成電介質(zhì)帽蓋，其中電介質(zhì)帽蓋包括保護(hù)性電介質(zhì)材料；在至少一個SRAM單元上方淀積一個或多個非保護(hù)性電介質(zhì)層，其中一個或多個非保護(hù)性電介質(zhì)層包括非保護(hù)性電介質(zhì)材料，該非保護(hù)性電介質(zhì)材料可以相對于保護(hù)性電介質(zhì)材料而被選擇性地去除；選擇性地去除一個或多個非保護(hù)性電介質(zhì)層的部分，以至少形成柵極接觸開口以及源極或漏極接觸開口，該柵極接觸開口穿過一個或多個非保護(hù)性電介質(zhì)層延伸到第二柵極導(dǎo)體的上表面上，該源極或漏極接觸開口穿過一個或多個非保護(hù)性電介質(zhì)層延伸到源極或漏極區(qū)域的上表面上，其中在非保護(hù)性電介質(zhì)材料的選擇性去除期間電介質(zhì)帽蓋保護(hù)第一柵極導(dǎo)體，并且防止源極或漏極接觸開口延伸到第一柵極導(dǎo)體；以及用導(dǎo)電材料填充柵極接觸開口以及源極或漏極接觸開口，由此至少形成位于第二柵極導(dǎo)體緊上方的柵極接觸和位于源極或漏極區(qū)域緊上方的源極或漏極接觸，其中在第一柵極導(dǎo)體上方?jīng)]有柵極接觸。
當(dāng)保護(hù)性電介質(zhì)材料包括氮化硅時，優(yōu)選地使用采用含CHF3或含C4F8/CO的化學(xué)劑的反應(yīng)離子刻蝕(RIE)步驟來選擇性地去除非保護(hù)性電介質(zhì)材料。也可以使用其它刻蝕化學(xué)劑進(jìn)行該RIE步驟，只要這樣的其它刻蝕化學(xué)劑允許相對于氮化硅而選擇性地去除非保護(hù)性電介質(zhì)材料即可。
可選擇地，當(dāng)保護(hù)性電介質(zhì)材料包括碳化硅時，優(yōu)選地使用采用諸如CF4之類的含氟的化學(xué)品的反應(yīng)離子刻蝕(RIE)步驟來選擇性地去除非保護(hù)性電介質(zhì)材料。也可以使用其它化學(xué)品進(jìn)行該RIE步驟，只要這樣的其它化學(xué)品允許相對于碳化硅而選擇性地去除非保護(hù)性電介質(zhì)材料即可。
優(yōu)選地，但不是必需的，通過以下步驟形成電介質(zhì)帽蓋
選擇性地去除第一柵極導(dǎo)體的上部，以在其上方形成凹陷；在第一和第二柵極導(dǎo)體上方淀積保護(hù)性電介質(zhì)材料的覆蓋層；以及從第一和第二柵極導(dǎo)體去除保護(hù)性電介質(zhì)材料的一部分，其中保護(hù)性電介質(zhì)材料的其他部分留在位于第一柵極導(dǎo)體上方的凹陷中，并由此形成電介質(zhì)帽蓋。
根據(jù)隨后的公開以及所附的權(quán)利要求書，本發(fā)明的其它方面、特征和優(yōu)勢將更加顯而易見。


圖1示出了常規(guī)SRAM單元的頂視圖，該常規(guī)SRAM單元具有位于柵極結(jié)構(gòu)緊上方的柵極接觸和位于SRAM晶體管的源極和漏極區(qū)域緊上方的源極/漏極接觸。
圖2A示出了圖1的常規(guī)SRAM單元沿線I-I的橫截面視圖。
圖2B示出了圖1的常規(guī)SRAM單元沿線II-II的橫截面視圖。
圖3A和圖3B示出了根據(jù)本發(fā)明一個實施例的改進(jìn)的SRAM單元的橫截面視圖(分別沿線I-I和II-II)，該SRAM單元包括其上方形成有氮化硅帽蓋的第一柵極導(dǎo)體和其上方形成有柵極接觸的第二柵極導(dǎo)體。
圖4A至圖14B是說明用于形成圖3A和圖3B的改進(jìn)的SRAM單元的示例性處理步驟的橫截面視圖。
圖15A和圖15B示出了根據(jù)本發(fā)明一個實施例的改進(jìn)的SRAM單元的橫截面視圖(分別沿線I-I和II-II)，該SRAM單元包括其上方形成有碳化硅帽蓋的第一柵極導(dǎo)體和其上方形成有柵極接觸的第二柵極導(dǎo)體。
圖16A至圖24B是說明用于形成圖15A和圖15B的改進(jìn)的SRAM單元的示例性處理步驟的橫截面視圖。
具體實施例方式
在以下描述中，為了提供對本發(fā)明的透徹理解，闡述了大量的特定細(xì)節(jié)，諸如具體結(jié)構(gòu)、部件、材料、尺寸、處理步驟和技術(shù)。然而，本領(lǐng)域的普通技術(shù)人員將明白，可以在沒有這些特定細(xì)節(jié)的情況下實施本發(fā)明。在其他情況下，為了避免混淆本發(fā)明，沒有對已知結(jié)構(gòu)或處理步驟進(jìn)行詳細(xì)的描述。
將理解到，當(dāng)作為層、區(qū)域或襯底的元件被稱作在另一個元件“上(on)”或“上方(over)”時，其可以直接在該另一元件上，或者也可能存在中間元件。相比之下，當(dāng)元件被稱作在另一元件“緊上(directlyon)”或“緊上方(directly over)”時，不存在中間元件。也將理解到，當(dāng)元件被稱作在另一元件“下(beneath)”或“下方(under)”時，其可以直接在該另一元件下或下方，或者可能存在中間元件。相比之下，當(dāng)元件被稱作在另一元件“緊下(directly beneath)”或“緊下方(directlyunder)”時，不存在中間元件。
本發(fā)明提供一種SRAM單元結(jié)構(gòu)，其至少包括第一柵極導(dǎo)體，該第一柵極導(dǎo)體位于在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域上方。該第一柵極導(dǎo)體由保護(hù)性電介質(zhì)材料形成的電介質(zhì)帽蓋所覆蓋，而源極和漏極區(qū)域由非保護(hù)性電介質(zhì)材料所覆蓋，該非保護(hù)性電介質(zhì)材料可以相對于保護(hù)性電介質(zhì)材料而被選擇性地去除。
以此方式，當(dāng)電介質(zhì)帽蓋保護(hù)第一柵極導(dǎo)體并且防止源極或漏極接觸開口延伸到第一柵極導(dǎo)體上時，通過選擇性地去除非保護(hù)性電介質(zhì)材料，可以在源極或漏極區(qū)域上方形成源極或漏極接觸開口。因此，即使未對準(zhǔn)用于形成源極或漏極接觸開口的光刻圖案，得到的源極或漏極接觸也不會與第一柵極導(dǎo)體短路。
更優(yōu)選地，SRAM單元結(jié)構(gòu)進(jìn)一步包括位于SRAM單元的任何有源區(qū)域之外的第二柵極導(dǎo)體。第二柵極導(dǎo)體也由非保護(hù)性電介質(zhì)材料所覆蓋，從而通過選擇性地去除非保護(hù)性電介質(zhì)材料，可以在第二柵極導(dǎo)體上方形成柵極接觸開口。以此方式，本發(fā)明使得能夠在某些柵極導(dǎo)體上方選擇性地形成柵極接觸，同時防止在其它柵極導(dǎo)體上方形成柵極接觸。通過使在這樣的其它柵極導(dǎo)體上存在電介質(zhì)帽蓋，確保柵極接觸形成的選擇性。
圖3A和圖3B示出了改進(jìn)的SRAM單元的橫截面視圖，除了改進(jìn)的SRAM單元不包含氮化硅覆蓋層124以及柵極結(jié)構(gòu)22的柵極導(dǎo)體118A被電介質(zhì)帽蓋125選擇性地覆蓋之外，其類似于圖2A和圖2B的常規(guī)SRAM單元。
具體而言，電介質(zhì)帽蓋125包括保護(hù)性電介質(zhì)材料，其不存在于源極和漏極區(qū)域112和114或者柵極結(jié)構(gòu)26的柵極導(dǎo)體118B的上方。源極和漏極區(qū)域112和114以及柵極結(jié)構(gòu)26的柵極導(dǎo)體118B而是被兩個層間電介質(zhì)(ILD)層102和104所覆蓋，這兩個ILD層包括非保護(hù)性電介質(zhì)材料，其可以相對于電介質(zhì)帽蓋125中的保護(hù)性電介質(zhì)材料而被選擇性地去除?？梢栽谏螴LD層104上方進(jìn)一步設(shè)置可選的層間帽層(interlevel-capping layer)106。
以此方式，通過選擇性地去除ILD層102和104中的非保護(hù)性電介質(zhì)材料的一部分，可以在柵極結(jié)構(gòu)26的柵極導(dǎo)體118B以及源極和漏極區(qū)域112和114上方容易地形成接觸開口，同時由電介質(zhì)帽蓋125保護(hù)柵極結(jié)構(gòu)22的柵極導(dǎo)體118A。從而，即使存在任何光刻對準(zhǔn)誤差，源極/漏極接觸SD都將不會與柵極結(jié)構(gòu)22的柵極導(dǎo)體118A短路。換言之，源極/漏極接觸SD相對于柵極結(jié)構(gòu)22的柵極導(dǎo)體118A而“自對準(zhǔn)”。
優(yōu)選地，但不是必需的，電介質(zhì)帽蓋125包括氮化硅，并且ILD層102和104包括除氮化硅之外的任何適當(dāng)?shù)膶娱g電介質(zhì)材料，使得可以容易地使用選擇性刻蝕工藝來在柵極導(dǎo)體118B和源極/漏極區(qū)域112和114上方而不在柵極導(dǎo)體118A上方形成接觸開口，該選擇性刻蝕工藝相對于氮化硅而選擇性地刻蝕ILD層102和104。更優(yōu)選地，使用采用含CHF3或含C4F8/CO的刻蝕化學(xué)劑的反應(yīng)離子刻蝕(RIE)工藝來形成接觸開口。
在如圖3A和圖3B所示的本發(fā)明的特別優(yōu)選但不是必需的實施例中，柵極結(jié)構(gòu)22和26包括沿柵極導(dǎo)體118A和118B的側(cè)壁的側(cè)壁隔離層120A、120B、122A和122B。內(nèi)側(cè)壁隔離層120A和120B可以包括保護(hù)性或非保護(hù)性電介質(zhì)材料，而外側(cè)壁隔離層122A和122B包括保護(hù)性電介質(zhì)材料。因此，在接觸開口的形成期間，外側(cè)壁隔離層122A和122B起到保護(hù)柵極導(dǎo)體118A和118B的側(cè)壁的作用。
通過圖4A至圖14B說明用于形成圖3A和圖3B的改進(jìn)的SRAM單元的示例性方法。
首先，形成柵極結(jié)構(gòu)22和26具有相同配置的SRAM單元。具體而言，柵極結(jié)構(gòu)22和26均包括柵極電介質(zhì)層(116A或116B)、其上方具有可選柵極硅化物層(119A或119B)的柵極導(dǎo)體(118A或118B)、氧化硅側(cè)壁隔離層(120A或120B)和氮化硅側(cè)壁隔離層(122A或122B)，如圖4A和4B所示。第一ILD層102設(shè)置在整個SRAM單元上方，該第一ILD層可以包括除氮化硅之外的任何適當(dāng)?shù)膶娱g電介質(zhì)材料。
然后通過化學(xué)機(jī)械拋光(CMP)步驟或選擇性刻蝕步驟使第一層間電介質(zhì)層102凹陷，以暴露柵極導(dǎo)體118A和118B的柵極硅化物層119A和119B的上表面，如圖5A和圖5B所示。
接下來，在SRAM單元上方形成圖案化的抗蝕劑層132，以選擇性地覆蓋SRAM單元的一部分，而暴露SRAM單元的其它部分。具體而言，柵極結(jié)構(gòu)26的柵極導(dǎo)體118B和其柵極電介質(zhì)層119B被圖案化的抗蝕劑層132選擇性地覆蓋，同時暴露柵極結(jié)構(gòu)22的柵極導(dǎo)體118A和其柵極電介質(zhì)層119A，如圖6A和圖6B所示。圖7示出了SRAM單元的頂視圖，其中圖案化的抗蝕劑層132選擇性地覆蓋SRAM單元的某些區(qū)域同時暴露其它區(qū)域。
隨后，執(zhí)行選擇性刻蝕工藝，以選擇性地去除柵極導(dǎo)體118A的上部(包括柵極硅化物層119A)，由此在柵極結(jié)構(gòu)22中的柵極導(dǎo)體118A上方形成凹陷，如圖8A和圖8B所示。同時，圖案化的抗蝕劑層132保護(hù)柵極結(jié)構(gòu)26的柵極導(dǎo)體118B和其柵極硅化物層119B。
在去除柵極導(dǎo)體118A的上部之后，通過剝離，從SRAM單元去除圖案化的抗蝕劑層132，如圖9A和圖9B所示?？刮g劑剝離步驟還可以去除氧化硅側(cè)壁隔離層120A的上部。
由于在選擇性刻蝕工藝期間去除了柵極導(dǎo)體118A的柵極硅化物層119A，所以優(yōu)選地(但不是必需的)執(zhí)行硅化工藝以在凹陷的柵極導(dǎo)體118A中形成新的柵極硅化物層119A，如圖10A和圖10B所示。
接下來，在包括柵極結(jié)構(gòu)22和26的整個SRAM單元上方淀積保護(hù)性電介質(zhì)材料的覆蓋層134，如圖11A和圖11B所示。優(yōu)選地，該覆蓋層134包括氮化硅。通過例如低壓化學(xué)汽相淀積(LPCVD)工藝或等離子體增強(qiáng)化學(xué)汽相淀積(PECVD)工藝，或者通過本領(lǐng)域中熟知的任何其它適當(dāng)?shù)牡矸e技術(shù)，可以容易地形成氮化硅覆蓋層134。
執(zhí)行平坦化步驟，其優(yōu)選為CMP步驟，以從柵極結(jié)構(gòu)22和26去除氮化硅覆蓋層134的一部分，同時氮化硅覆蓋層134的另一部分留在位于柵極導(dǎo)體118A上方的凹陷中，并由此形成氮化硅帽蓋125，如圖12A和圖12B所示。
接下來，可以在整個SRAM單元上方淀積另一ILD層104和可選的層間帽層106，如圖13A和圖13B所示。ILD層104還可以包括除氮化硅之外的任何適當(dāng)?shù)膶娱g電介質(zhì)材料。從而，源極和漏極區(qū)域112以及具有其柵極硅化物層119B的柵極導(dǎo)體118B被ILD層102和104中包含的非保護(hù)性層間電介質(zhì)材料所覆蓋，同時具有其柵極硅化物層119A的柵極導(dǎo)體118A被氮化硅帽蓋125所覆蓋。
然后執(zhí)行光刻和選擇性刻蝕，以在柵極導(dǎo)體118B上方形成柵極接觸開口GO以及在源極和漏極區(qū)域112和114上方形成源極/漏極接觸開口SDO，如圖14A和圖14B所示。具體而言，光刻步驟包括將光致抗蝕劑(未示出)涂覆到層間帽層106的上表面，使光致抗蝕劑曝光于期望的輻射圖案，并利用常規(guī)的抗蝕劑顯影劑使曝光的光致抗蝕劑顯影。然后利用一個或多個干法刻蝕步驟，將光致抗蝕劑的圖案轉(zhuǎn)移到層間帽層106以及第一和第二ILD層104和102，由此形成柵極接觸開口GO和源極/漏極接觸開口SDO。在形成接觸開口時可以用于本發(fā)明的適當(dāng)?shù)母煞涛g工藝包括但不限于反應(yīng)離子刻蝕(RIE)、離子束刻蝕、等離子體刻蝕或激光燒蝕。
優(yōu)選地，執(zhí)行基于CHF3或C4F8/CO的RIE工藝，其相對于氮化硅而選擇性地刻蝕諸如氧化硅或氧氮化硅之類的非保護(hù)性層間電介質(zhì)材料，從而選擇性地刻蝕第一和第二ILD層104和102并且在柵極導(dǎo)體118B以及源極和漏極區(qū)域112和114上方形成接觸開口GO和SDO。同時，氮化硅帽蓋125以及氮化硅側(cè)壁隔離層122A保護(hù)柵極導(dǎo)體118A和其柵極硅化物層119A免遭基于CHF3或C4F8/CO的RIE化學(xué)劑的腐蝕，由此避免柵極導(dǎo)體118A與要形成的源極和漏極接觸SD之間短路。
隨后，在完成了選擇性刻蝕之后去除圖案化光致抗蝕劑，并將導(dǎo)電材料(未示出)填充到接觸開口GO和SDO中，以在柵極導(dǎo)體118B上方形成柵極接觸G，并在源極和漏極區(qū)域112和114上方形成源極和漏極接觸SD，如圖3A和圖3B所示。
也可以使用其它保護(hù)性電介質(zhì)材料，諸如氧氮化硅、碳化硅、碳氮化硅、碳氧化硅等，以在柵極導(dǎo)體118A上方形成電介質(zhì)帽蓋。
圖15A和圖15B示出了另一改進(jìn)的SRAM單元的橫截面視圖，除了該改進(jìn)的SRAM單元包含氮化硅覆蓋層124并且柵極結(jié)構(gòu)22的柵極導(dǎo)體118A被碳化硅帽蓋123選擇性地覆蓋之外，其類似于圖3A和圖3B的SRAM單元。
具體而言，源極和漏極區(qū)域112和114以及柵極結(jié)構(gòu)26的柵極導(dǎo)體118B被氮化硅覆蓋層124以及兩個層間電介質(zhì)(ILD)層102和104所覆蓋，這兩個ILD層可以包括任何非保護(hù)性電介質(zhì)材料，其可以相對于在電介質(zhì)帽蓋123中包含的碳化硅而被選擇性地去除。在源極和漏極區(qū)域112和114或柵極結(jié)構(gòu)26的柵極導(dǎo)體118B上方不存在碳化硅。
以此方式，通過選擇性地去除氮化硅覆蓋層124以及ILD層102和104的一部分，可以在柵極結(jié)構(gòu)26的柵極導(dǎo)體118B以及源極和漏極區(qū)域112和114上方容易地形成接觸開口，同時由碳化硅帽蓋123保護(hù)柵極結(jié)構(gòu)22的柵極導(dǎo)體118A。從而，即使存在任何光刻對準(zhǔn)誤差，源極/漏極接觸SD都不會與柵極結(jié)構(gòu)22的柵極導(dǎo)體118A短路。換言之，源極/漏極接觸SD相對于柵極結(jié)構(gòu)22的柵極導(dǎo)體118A而“自對準(zhǔn)”。
在如圖15A和圖15B所示的本發(fā)明的特別優(yōu)選但不是必需的實施例中，柵極結(jié)構(gòu)22和26包括沿柵極導(dǎo)體118A和118B的側(cè)壁的側(cè)壁隔離層120A、120B、121A和121B。內(nèi)側(cè)壁隔離層120A和120B可以包括保護(hù)性或非保護(hù)性電介質(zhì)材料，而外側(cè)壁隔離層121A和121B包括保護(hù)性電介質(zhì)材料(例如，碳化硅)。因此，在接觸開口的形成期間，外側(cè)壁隔離層121A和121B起到保護(hù)柵極導(dǎo)體118A和118B的側(cè)壁的作用。
通過圖16A至圖24B說明用于形成圖15A和圖15B的改進(jìn)的SRAM單元的示例性方法。
首先，形成柵極結(jié)構(gòu)22和26具有相同配置的SRAM單元。具體而言，柵極結(jié)構(gòu)22和26均包括柵極電介質(zhì)層(116A或116B)、其上方具有可選柵極硅化物層(119A或119B)的柵極導(dǎo)體(118A或118B)、氧化硅側(cè)壁隔離層(120A或120B)和碳化硅側(cè)壁隔離層(121A或121B)，并且設(shè)置可選的氮化硅層124以覆蓋柵極結(jié)構(gòu)22和26，如圖16A和16B所示。
第一ILD層102可以包括除碳化硅之外的任何適當(dāng)?shù)膶娱g電介質(zhì)材料，設(shè)置在整個SRAM單元上方，并接著通過化學(xué)機(jī)械拋光(CMP)或選擇性刻蝕而被凹陷以暴露氮化硅層124的上表面，如圖17A和圖17B所示。
接下來，在SRAM單元上方形成圖案化的抗蝕劑層132，以選擇性地覆蓋SRAM單元的一部分。具體而言，柵極結(jié)構(gòu)26的柵極導(dǎo)體118B和其柵極電介質(zhì)層119B被圖案化的抗蝕劑層132選擇性地覆蓋，而柵極結(jié)構(gòu)22的柵極導(dǎo)體118A和其柵極電介質(zhì)層119A沒被覆蓋。隨后，使用圖案化的抗蝕劑層132作為掩膜來執(zhí)行選擇性刻蝕工藝，以首先選擇性地去除碳化硅覆蓋層(blanket silicon carbide layer)124位于柵極結(jié)構(gòu)22上方的部分，并且然后去除柵極導(dǎo)體118A的上部(包括柵極硅化物層119A)，由此在柵極結(jié)構(gòu)22中的柵極導(dǎo)體118A上方形成凹陷，如圖18A和圖18B所示。同時，圖案化的抗蝕劑層132保護(hù)碳化硅覆蓋層124位于柵極結(jié)構(gòu)26上方的部分。
在去除柵極導(dǎo)體118A的上部(包括柵極硅化物層119A)之后，通過剝離，從SRAM單元去除圖案化的抗蝕劑層132，如圖19A和圖19B所示?？刮g劑剝離步驟還可以去除柵極結(jié)構(gòu)22中氧化硅側(cè)壁隔離層120A的上部。
由于在選擇性刻蝕工藝期間去除了柵極導(dǎo)體118A的柵極硅化物層119A，所以優(yōu)選地(但不是必需的)執(zhí)行硅化工藝以在凹陷的柵極導(dǎo)體118A中形成新的柵極硅化物層119A，如圖20A和圖20B所示。
接下來，在包括柵極結(jié)構(gòu)22和26的整個SRAM單元上方淀積碳化硅覆蓋層136，如圖21A和圖21B所示。然后執(zhí)行平坦化步驟，其優(yōu)選為CMP步驟，以從柵極結(jié)構(gòu)22和26去除碳化硅覆蓋層136的一部分，同時碳化硅覆蓋層136的另一部分留在位于柵極導(dǎo)體118A上方的凹陷中，并由此形成保護(hù)性碳化硅帽蓋123，如圖22A和圖22B所示。
接下來，在整個SRAM單元上方淀積另一ILD層104，如圖23A和圖23B所示。ILD層104可以包括除碳化硅之外的任何適當(dāng)?shù)膶娱g電介質(zhì)材料。從而，源極和漏極區(qū)域112以及具有其柵極硅化物層119B的柵極導(dǎo)體118B被氮化硅覆蓋層124中包含的氮化硅以及ILD層102和104中包含的非保護(hù)性層間電介質(zhì)材料所覆蓋，同時具有其柵極硅化物層119A的柵極導(dǎo)體118A被碳化硅帽蓋123所覆蓋。
然后執(zhí)行光刻和選擇性刻蝕，以在柵極導(dǎo)體118B上方形成柵極接觸開口GO以及在源極和漏極區(qū)域112和114上方形成源極/漏極接觸開口SDO，如圖24A和圖24B所示。具體而言，光刻步驟包括將光致抗蝕劑(未示出)涂覆到ILD層104的上表面，使光致抗蝕劑曝光于期望的輻射圖案，并利用常規(guī)的抗蝕劑顯影劑使曝光的光致抗蝕劑顯影。然后利用一個或多個干法刻蝕步驟，將光致抗蝕劑的圖案轉(zhuǎn)移到ILD層104和102以及氮化硅覆蓋層124，由此形成柵極接觸開口GO和源極/漏極接觸開口SDO。在形成接觸開口時可以用于本發(fā)明的適當(dāng)?shù)母煞涛g工藝包括但不限于反應(yīng)離子刻蝕(RIE)、離子束刻蝕、等離子體刻蝕或激光燒蝕。
優(yōu)選地，執(zhí)行基于CF4或其它氟類的RIE工藝，其相對于碳化硅而選擇性地刻蝕氮化硅和非保護(hù)性層間電介質(zhì)材料(諸如氧化硅或氧氮化硅)，從而對氮化硅覆蓋層124以及第一和第二ILD層104和102開口，由此在柵極導(dǎo)體118B以及源極和漏極區(qū)域112和114上方形成接觸開口GO和SDO。碳化硅帽蓋123以及碳化硅側(cè)壁隔離層121A保護(hù)柵極導(dǎo)體118A免遭基于CF4或其它氟類的RIE化學(xué)劑的腐蝕，由此避免在柵極導(dǎo)體118A與要形成的源極和漏極接觸SD之間短路。
應(yīng)注意到，雖然以上描述針對選擇性RIE步驟指明了特定刻蝕化學(xué)品，但容易理解的是，通常使用諸如CF4、Ar、O2等刻蝕化學(xué)品的混合物來實現(xiàn)期望的選擇性，并且本發(fā)明并不以任何方式限于任何特定的刻蝕化學(xué)劑。
隨后，在完成了選擇性刻蝕之后去除圖案化的光致抗蝕劑，并且將導(dǎo)電材料(未示出)填充到接觸開口GO和SDO中，以在柵極導(dǎo)體118B上方形成柵極接觸G，并在源極和漏極區(qū)域112和114上方形成源極和漏極接觸SD，如圖15A和圖15B所示。
在本發(fā)明的另一可選擇的實施例中，可以設(shè)置另一改進(jìn)的SRAM單元，除了該改進(jìn)的SRAM單元在整個結(jié)構(gòu)上方包含碳化硅覆蓋層(未示出)并且柵極結(jié)構(gòu)22的柵極導(dǎo)體118A被氮化硅帽蓋(未示出)選擇性地覆蓋之外，其類似于圖15A和圖15B的SRAM單元。
如上所述，可以選擇保護(hù)性和非保護(hù)性電介質(zhì)材料的任何適當(dāng)?shù)慕M合來實施本發(fā)明，只要所選的材料組合使得能夠相對于保護(hù)性電介質(zhì)材料而選擇性地去除非保護(hù)性電介質(zhì)材料即可，并且本發(fā)明并不以任何方式限于任何特定的材料組合。
盡管僅為了簡化和說明的目的，主要就SRAM單元結(jié)構(gòu)提供了以上描述，但正如本領(lǐng)域的普通技術(shù)人員根據(jù)這里所描述的原理而在進(jìn)行或不進(jìn)行修改和變化的情況下可容易確定的那樣，本發(fā)明并不限于SRAM單元，而是可廣泛地應(yīng)用于其它半導(dǎo)體器件結(jié)構(gòu)，其包含具有鄰近柵極結(jié)構(gòu)的源極或漏極接觸的場效應(yīng)晶體管(FET)。使用本領(lǐng)域的普通技術(shù)人員所熟知的常規(guī)CMOS處理技術(shù)可容易地制備如上所述的各種晶體管，并因此這里不再提供關(guān)于其制造的細(xì)節(jié)。
盡管這里參考特定的實施例、特征以及方面描述了本發(fā)明，但將認(rèn)識到的是，本發(fā)明并不因而受到限制，而是可以擴(kuò)展到其它修改、變型、應(yīng)用和實施方式，并且相應(yīng)地，所有這些其它修改、變型、應(yīng)用和實施方式將被視為落入本發(fā)明的精神和范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括至少一個靜態(tài)隨機(jī)存取存儲器(SRAM)單元，該靜態(tài)隨機(jī)存取存儲器單元至少具有第一柵極導(dǎo)體，該第一柵極導(dǎo)體位于在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域上方，其中所述第一柵極導(dǎo)體由包括保護(hù)性電介質(zhì)材料的電介質(zhì)帽蓋所覆蓋，其中所述源極和漏極區(qū)域由非保護(hù)性電介質(zhì)材料所覆蓋，該非保護(hù)性電介質(zhì)材料可以相對于所述保護(hù)性材料而被選擇性地去除，其中所述第一柵極導(dǎo)體不具有位于其上方的柵極接觸，并且其中所述源極和漏極區(qū)域中的至少一個區(qū)域具有位于其上方的源極或漏極接觸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述保護(hù)性電介質(zhì)材料選自包括氮化硅、氧氮化硅、碳化硅、碳氮化硅和碳氧化硅的組中。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述保護(hù)性電介質(zhì)材料包括氮化硅。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，進(jìn)一步包括沿著所述第一柵極導(dǎo)體的側(cè)壁的一個或多個氮化硅隔離層。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述保護(hù)性電介質(zhì)材料包括碳化硅。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，進(jìn)一步包括沿著所述第一柵極導(dǎo)體的側(cè)壁的一個或多個碳化硅隔離層。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述第一柵極導(dǎo)體包括柵極硅化物層。
8.一種半導(dǎo)體器件，包括至少一個靜態(tài)隨機(jī)存取存儲器(SRAM)單元，該靜態(tài)隨機(jī)存取存儲器單元至少具有第一柵極導(dǎo)體和第二柵極導(dǎo)體，該第一柵極導(dǎo)體位于在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域上方，并且該第二柵極導(dǎo)體位于所述靜態(tài)隨機(jī)存取存儲器單元的任何有源區(qū)域之外，其中所述第一柵極導(dǎo)體由包括保護(hù)性電介質(zhì)材料的電介質(zhì)帽蓋所覆蓋，其中所述第二柵極導(dǎo)體以及所述源極和漏極區(qū)域由非保護(hù)性電介質(zhì)材料所覆蓋，該非保護(hù)性電介質(zhì)材料可以相對于所述保護(hù)性材料而被選擇性地去除，其中所述第一柵極導(dǎo)體不具有位于其上方的柵極接觸，其中所述第二柵極導(dǎo)體具有位于其上方的柵極接觸，并且其中所述源極和漏極區(qū)域中的至少一個區(qū)域具有位于其上方的源極或漏極接觸。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述保護(hù)性電介質(zhì)材料選自包括氮化硅、氧氮化硅、碳化硅、碳氮化硅和碳氧化硅的組中。
10.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述保護(hù)性電介質(zhì)材料包括氮化硅。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，進(jìn)一步包括沿著所述第一和第二柵極導(dǎo)體的側(cè)壁的一個或多個氮化硅隔離層。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中所述保護(hù)性電介質(zhì)材料包括碳化硅。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，進(jìn)一步包括沿著所述第一和第二柵極導(dǎo)體的側(cè)壁的一個或多個碳化硅隔離層。
14.一種用于形成半導(dǎo)體器件的方法，包括形成至少一個靜態(tài)隨機(jī)存取存儲器(SRAM)單元，該靜態(tài)隨機(jī)存取存儲器單元至少具有第一和第二柵極導(dǎo)體，其中所述第一柵極導(dǎo)體位于在源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域上方，并且其中所述第二柵極導(dǎo)體位于所述靜態(tài)隨機(jī)存取存儲器單元的任何有源區(qū)域之外；在所述第一柵極導(dǎo)體上方選擇性地形成電介質(zhì)帽蓋，其中所述電介質(zhì)帽蓋包括保護(hù)性電介質(zhì)材料；在所述至少一個靜態(tài)隨機(jī)存取存儲器單元上方淀積一個或多個非保護(hù)性材料層，其中所述一個或多個非保護(hù)性材料層包括非保護(hù)性電介質(zhì)材料，該非保護(hù)性電介質(zhì)材料可以相對于所述保護(hù)性電介質(zhì)材料而被選擇性地去除；選擇性地去除所述一個或多個非保護(hù)性材料層的部分，以形成柵極接觸開口以及源極或漏極接觸開口，該柵極接觸開口穿過所述一個或多個非保護(hù)性材料層延伸到所述第二柵極導(dǎo)體的上表面上，該源極或漏極接觸開口穿過所述一個或多個非保護(hù)性材料層延伸到所述源極或漏極區(qū)域的上表面上，其中在所述非保護(hù)性材料的選擇性去除期間所述電介質(zhì)帽蓋保護(hù)所述第一柵極導(dǎo)體，并且防止所述源極或漏極接觸開口延伸到所述第一柵極導(dǎo)體上；以及用導(dǎo)電材料填充所述柵極接觸開口以及所述源極或漏極接觸開口，由此形成位于所述第二柵極導(dǎo)體上方的柵極接觸和位于所述源極或漏極區(qū)域緊上方的源極或漏極接觸，其中在所述第一柵極導(dǎo)體上方?jīng)]有柵極接觸。
15.根據(jù)權(quán)利要求14所述的方法，其中所述保護(hù)性電介質(zhì)材料選自包括氮化硅、氧氮化硅、碳化硅、碳氮化硅和碳氧化硅的組中。
16.根據(jù)權(quán)利要求14所述的方法，其中所述保護(hù)性電介質(zhì)材料包括氮化硅。
17.根據(jù)權(quán)利要求16所述的方法，其中通過一個或多個氮化硅側(cè)壁隔離層保護(hù)所述第一和第二柵極導(dǎo)體二者的側(cè)壁。
18.根據(jù)權(quán)利要求14所述的方法，其中所述保護(hù)性電介質(zhì)材料包括碳化硅。
19.根據(jù)權(quán)利要求18所述的方法，其中通過一個或多個碳化硅側(cè)壁隔離層保護(hù)所述第一和第二柵極導(dǎo)體二者的側(cè)壁。
20.根據(jù)權(quán)利要求14所述的方法，其中通過以下步驟形成所述電介質(zhì)帽蓋選擇性地去除所述第一柵極導(dǎo)體的上部，以在其上方形成凹陷；在所述第一和第二柵極導(dǎo)體上方淀積所述保護(hù)性電介質(zhì)材料的覆蓋層；以及從所述第一和第二柵極導(dǎo)體去除所述保護(hù)性電介質(zhì)材料的一部分，其中所述保護(hù)性電介質(zhì)材料的其他部分留在位于所述第一柵極導(dǎo)體上方的所述凹陷中，并由此形成所述電介質(zhì)帽蓋。
全文摘要
本發(fā)明涉及一種半導(dǎo)體器件，其包括具有自對準(zhǔn)接觸的至少一個靜態(tài)隨機(jī)存取存儲器(SRAM)單元。具體而言，該至少一個SRAM單元至少包括第一柵極導(dǎo)體，該第一柵極導(dǎo)體位于在源極區(qū)域與漏極區(qū)域之間的溝道區(qū)域上方。該第一柵極導(dǎo)體由包括保護(hù)性電介質(zhì)材料的電介質(zhì)帽蓋所覆蓋，而源極和漏極區(qū)域由非保護(hù)性電介質(zhì)材料所覆蓋，該非保護(hù)性電介質(zhì)材料可以相對于保護(hù)性電介質(zhì)材料而被選擇性地去除。以此方式，可以透過非保護(hù)性電介質(zhì)材料形成自對準(zhǔn)的源極或漏極接觸，以接觸源極區(qū)域或漏極區(qū)域，同時在形成源極或漏極接觸開口期間，電介質(zhì)帽蓋保護(hù)第一柵極導(dǎo)體，并由此防止在第一柵極導(dǎo)體和要形成的源極或漏極接觸之間短路。
文檔編號H01L21/336GK101055873SQ20071009104
公開日2007年10月17日 申請日期2007年4月6日 優(yōu)先權(quán)日2006年4月12日
發(fā)明者楊海寧, R·C·汪 申請人:國際商業(yè)機(jī)器公司