專利名稱：隨機(jī)存取存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于一種高速隨機(jī)存取存儲器結(jié)構(gòu)，特別有關(guān)于一種用來制造高速隨機(jī)存取存儲器中控制柵極的自對準(zhǔn)導(dǎo)電間隙壁制程。
背景技術(shù)：
對于高效率數(shù)字設(shè)備的需求逐漸增加，尤其希望將高速及低耗電量的存儲器整合至系統(tǒng)單晶片(system on chip，SoC)，傳統(tǒng)的存儲元件例如SRAM、DRAM或快閃存儲器已無法滿足需求，因此發(fā)展出了一種具成本效益及內(nèi)嵌的存儲元件，直接隧道存儲器(DTM)，它具有超薄的隧道氧化層，及創(chuàng)新的浮置柵極。DTM結(jié)構(gòu)包括一對控制柵極，形成在浮置柵極的兩側(cè)、偏移的源極及柵極區(qū)域(未與浮置柵極重疊)。其制程與CMOS邏輯技術(shù)完全相容。且其簡單的結(jié)構(gòu)在高速運(yùn)轉(zhuǎn)下具有足夠的隧道電流以及較低的操作電壓。
圖1顯示一高速隨機(jī)存取存儲器結(jié)構(gòu)，具有傳統(tǒng)制程所制造的控制柵極。一般來說，首先將柵極氧化層12、第一多晶硅層14以及掩膜層16依次沉積在半導(dǎo)體基底10之上，接著將第一多晶硅層14圖案化，形成浮置柵極14。接著在半導(dǎo)體基底上及浮置柵極兩側(cè)成長薄氧化硅層18，沉積第二多晶硅層20，再以非等向性蝕刻制程形成控制柵極20于浮置柵極兩側(cè)。在進(jìn)行上述非等向性蝕刻制程時(shí)也將薄氧化硅層18蝕穿，只留下控制柵極20下的薄氧化硅層。
傳統(tǒng)的非等向性蝕刻制程無法有效控制控制柵極的尺寸及形狀，不利于元件設(shè)計(jì)?？刂茤艠O的寬度會有很大的變化范圍，寬度的不固定性也會不利于后續(xù)的接觸窗制程，會造成在形成接觸窗時(shí)需要額外的多晶硅線路，增加元件設(shè)計(jì)布局難度及增加存儲單元尺寸。此外，非等向性蝕刻可將多晶間隙壁的邊角變圓滑，使得后續(xù)的硅化制程(silicidation process)，無法有效進(jìn)行。

發(fā)明內(nèi)容
本發(fā)明提供在高速隨機(jī)存取存儲器中自對準(zhǔn)導(dǎo)電間隙壁制程，用來在浮置柵極的兩側(cè)制造控制柵極，可明確定義控制柵極的尺寸及形狀。
本發(fā)明提供一隨機(jī)存取存儲器結(jié)構(gòu)及其制造方法，包括下列步驟，在半導(dǎo)體基底上形成一浮置柵極；接著在半導(dǎo)體基底上形成一介電層，覆蓋浮置柵極的側(cè)壁；在介電層上形成一導(dǎo)電層；接著在導(dǎo)電層上形成一氧化物間隙壁，且鄰近于浮置柵極的側(cè)壁；利用氧化物間隙壁為掩膜，在導(dǎo)電層上進(jìn)行非等向性蝕刻制程，形成導(dǎo)電間隙壁于浮置柵極的側(cè)壁，作為控制柵極。
另一方面，本發(fā)明提供一隨機(jī)存取存儲器結(jié)構(gòu)及其制造方法，包括下列步驟提供一半導(dǎo)體基底，具有堆疊結(jié)構(gòu)的第一介電層、浮置柵極及硬掩膜層；在半導(dǎo)體基底上形成一第二介電層來覆蓋浮置柵極的側(cè)壁；在第二介電層及堆疊層上形成導(dǎo)電層；在導(dǎo)電層上形成氧化層；在氧化層上進(jìn)行一第一非等向性蝕刻制程，在浮置柵極的側(cè)壁上形成氧化物間隙壁；進(jìn)行第二非等向性蝕刻制程，利用氧化物間隙壁當(dāng)作掩膜，在浮置柵極的側(cè)壁上形成導(dǎo)電間隙壁，作為控制柵極。
另一方面，本發(fā)明提供一隨機(jī)存取存儲器，包括在半導(dǎo)體基底上形成浮置柵極；在半導(dǎo)體基底上形成一介電層，覆蓋浮置柵極的側(cè)壁；分別在浮置柵極的兩側(cè)介電層上形成控制柵極；分別在控制柵極的側(cè)壁上形成氧化物間隙壁，其中控制柵極及氧化物間隙壁的結(jié)合形狀為矩形。
本發(fā)明是這樣實(shí)現(xiàn)的本發(fā)明提供一種隨機(jī)存取存儲器的制造方法，所述隨機(jī)存取存儲器的制造方法包括下列步驟在一半導(dǎo)體基底上形成一浮置柵極；在該半導(dǎo)體基底上形成一介電層，至少覆蓋該浮置柵極的側(cè)壁；形成一導(dǎo)電層在該介電層上；在該導(dǎo)電層上形成一氧化物間隙壁，且鄰近該浮置柵極的側(cè)壁；以及利用該氧化物間隙壁當(dāng)作掩膜，在該導(dǎo)電層上進(jìn)行一非等向性蝕刻制程，在該浮置柵極的兩側(cè)形成一對導(dǎo)電間隙壁，其中該導(dǎo)電間隙壁用來當(dāng)作一控制柵極，且以該介電層將該控制柵極與該浮置柵極隔開。
本發(fā)明所述的隨機(jī)存取存儲器的制造方法，形成該氧化物間隙壁的步驟包括在該導(dǎo)電層上形成一氧化層；以及進(jìn)行一非等向性蝕刻制程來移除該氧化層的水平部分，露出該導(dǎo)電層，留下鄰近于該浮置柵極側(cè)壁的該氧化層的垂直部分。
本發(fā)明所述的隨機(jī)存取存儲器的制造方法，該氧化層利用一熱氧化法形成在該導(dǎo)電層上。
本發(fā)明所述的隨機(jī)存取存儲器的制造方法，該導(dǎo)電層為多晶硅。
本發(fā)明所述的隨機(jī)存取存儲器的制造方法，該非等向性蝕刻制程步驟，包括移除該導(dǎo)電層的水平部分以及該氧化物間隙壁的頂部，露出該半導(dǎo)體基底，形成具有大抵平坦頂部的該導(dǎo)電間隙壁。
本發(fā)明所述的隨機(jī)存取存儲器的制造方法，該導(dǎo)電間隙壁為L形。
本發(fā)明所述的隨機(jī)存取存儲器的制造方法，該導(dǎo)電間隙壁及該氧化物間隙壁的結(jié)合形狀為矩形。
本發(fā)明所述的隨機(jī)存取存儲器的制造方法，該介電層是以熱氧化制程形成在該浮置柵極的側(cè)壁上。
本發(fā)明還提供一種隨機(jī)存取存儲器，所述隨機(jī)存取存儲器包括一浮置柵極，形成在一半導(dǎo)體基底上；一介電層，形成在該半導(dǎo)體基底上，用來覆蓋該浮置柵極的側(cè)壁；一對L形控制柵極，分別形成在該浮置柵極兩側(cè)的該介電層上；以及一對氧化物間隙壁，分別在該對L形控制柵極上。
本發(fā)明所述的隨機(jī)存取存儲器，該控制柵極及該氧化物間隙壁的結(jié)合形狀為矩形。
本發(fā)明所述的隨機(jī)存取存儲器，該控制柵極為多晶硅，且該氧化物間隙壁為多晶氧化物層。
本發(fā)明所述隨機(jī)存取存儲器及其制造方法，可明確定義控制柵極的尺寸及形狀，解決了已知方法中需要額外形成多晶硅線路的問題。


圖1為傳統(tǒng)隨機(jī)存取存儲器結(jié)構(gòu)截面圖；圖2A至圖2F為一系列剖面圖，用以說明本發(fā)明一較佳實(shí)施例中隨機(jī)存取存儲器結(jié)構(gòu)的制造方法。
具體實(shí)施例方式
在本發(fā)明的實(shí)施例中提供一種在高速隨機(jī)存取存儲器中浮置柵極的兩側(cè)制造控制柵極的自對準(zhǔn)導(dǎo)電間隙壁制程，該制程能精確定義導(dǎo)電間隙壁的尺寸及形狀，形成具有一致寬度的控制柵極，因此在后續(xù)制程中，無邊界接觸窗及硅化物可順利形成在自對準(zhǔn)控制柵極上。特別的是，本發(fā)明實(shí)施例提供一自對準(zhǔn)多晶硅間隙壁，利用復(fù)晶氧化層間隙壁當(dāng)作回蝕刻掩膜以精確定義控制柵極的寬度、厚度及形狀。實(shí)施例中的自對準(zhǔn)導(dǎo)電間隙壁制程可與CMOS邏輯技術(shù)完全相容。
接著會以詳細(xì)內(nèi)容及圖示來表達(dá)實(shí)施例。圖示或描述中會相同符號來表示相同或類似的部分。圖示中的形狀或厚度會以較夸大的方式表現(xiàn)，以求清楚及方便表達(dá)本發(fā)明，特別是指與本發(fā)明裝置相關(guān)的元件，或更直接與本發(fā)明裝置互動的元件。進(jìn)一步來說，當(dāng)發(fā)明中描述一層結(jié)構(gòu)在另一層結(jié)構(gòu)之上或在基底上可能是指直接在另一層或基底上，或者也可能是兩者之間具有另一層結(jié)構(gòu)。
圖2A至圖2F顯示本發(fā)明實(shí)施例中形成控制柵極的自對準(zhǔn)導(dǎo)電間隙壁制程。在圖2A中，基底30為一半導(dǎo)體材料，例如硅、鍺或半導(dǎo)體化合物?；?0包括塊材半導(dǎo)體上的外延層、硅塊材上的鍺化硅層、鍺化硅塊材上的硅層或SOI(silicon on insulator)結(jié)構(gòu)?；?0可具有絕緣區(qū)，以將基底30上的電子元件隔開，該絕緣區(qū)例如為一介電絕緣，如局部硅氧化層(LOCOS)、淺溝槽絕緣(STI)、接合絕緣(Junction isolation)、場絕緣(Field isolation)或其他適合的絕緣結(jié)構(gòu)。將第一介電材料、第一柵極材料以及硬掩膜材料依序沉積在基底30的主動區(qū)域上，然后將上述堆疊結(jié)構(gòu)圖案化形成第一介電層32、浮置柵極34以及硬掩膜層36。圖案化制程包括微影及蝕刻技術(shù)，將光罩所定義的圖案轉(zhuǎn)換至堆疊層上。微影制程可包括光致抗蝕劑層涂布，軟烤(soft baking)、掩膜對準(zhǔn)、曝光、后曝光烘烤，顯影、烤干及移除光致抗蝕劑。蝕刻制程可包括，濕蝕刻、干蝕刻、離子反應(yīng)式蝕刻以及其他適合的蝕刻制程。
第一介電層32可為隧道氧化層，例如是利用熱氧化制程或化學(xué)氣相沉積所形成。第一介電層也可為其他已知材料，例如氮化物、氮氧化物、高介電常數(shù)材料、其他非導(dǎo)電材料或上述材料的組合。浮置柵極層34可為多晶硅層，以適當(dāng)?shù)墓柙?，利用低壓化學(xué)氣相沉積法、化學(xué)氣相沉積法或物理氣相沉積法形成，也可視需要進(jìn)行摻雜以形成所需的導(dǎo)電型態(tài)。其他已知的柵極材料，如金屬、金屬合金、硅單晶或上述材料的組合。硬掩膜層36用來當(dāng)作光致抗蝕劑層底部的抗反射層，以及保護(hù)浮置柵極避免后續(xù)蝕刻及離子注入所造成的傷害。硬掩膜層36可為利用化學(xué)氣相沉積法、物理氣相沉積法或原子層沉積法所形成的氧化硅層、氮化硅層、氮氧化硅層，或上述材料的組合。
圖2B中，第二介電層38及第二柵極層40依序形成在圖案化后的結(jié)構(gòu)上，第二介電層38形成在浮置柵極34的側(cè)壁上，使浮置柵極34與第二柵極層40電性隔離。在一些實(shí)施例中，第二介電層38可為氧化硅層，利用熱氧化制程形成在浮置柵極34與基底30的表面。第二介電層38尚可包括其他利用化學(xué)氣相沉積所形成的非導(dǎo)電材料。第二柵極層40可以適當(dāng)?shù)墓柙?，利用例如低壓化學(xué)氣相沉積法、化學(xué)氣相沉積法或物理氣相沉積法形成多晶硅層。并可視需要將多晶硅層摻雜所需的導(dǎo)電型態(tài)。其他已知的柵極電極材料，例如金屬、金屬合金、單晶硅或上述材料的組合也可用來形成第二柵極層40。
圖2C中，在第二柵極層40上形成一氧化層42，其中形成方法包括熱氧化法、快速熱氧化法(RTO)、化學(xué)氣相沉積或其他先進(jìn)的氧化成長技術(shù)。在一些實(shí)施例中，第二柵極層40為多晶硅，以濕式氧化制程，在100至800℃之間將顯露的多晶硅氧化，產(chǎn)生多晶氧化層。多晶硅的再氧化制程可使第二柵極層40變薄，并形成多晶氧化層當(dāng)作側(cè)壁上的硬掩膜，以使在后續(xù)回蝕刻制程中用來定義控制柵極的尺寸大小及形狀。氧化層42的厚度較佳在300埃至800埃之間。
圖2D中，氧化層42經(jīng)回蝕刻后，露出第二柵極層40，只留下氧化物間隙壁42a在第二柵極層40的側(cè)壁上，詳細(xì)來說，將氧化層42水平部分經(jīng)蝕刻移除，且蝕刻至第二柵極層40即停止，因而沿著第二柵極層40的垂直部分留下氧化物間隙壁42a。其中回蝕刻制程為一非等向性蝕刻，如干蝕刻、離子反應(yīng)性蝕刻或其他等離子蝕刻制程。
在圖2E中，以一非等向性回蝕刻制程將硬掩膜層36露出，留下浮置柵極34側(cè)壁上的氧化物間隙壁42a及導(dǎo)電間隙壁40a。另外在回蝕刻制程中，將第二介電層38蝕穿，留下導(dǎo)電間隙壁40a下的第二介電層38。留下的導(dǎo)電間隙壁40a便當(dāng)作控制柵極，且利用第二介電層38與浮置柵極34隔絕。所形成的導(dǎo)電間隙壁40a為L形。L形導(dǎo)電間隙壁40a與氧化物間隙壁42a的結(jié)合形狀為矩形。詳細(xì)來說，利用氧化物間隙壁42a當(dāng)作側(cè)壁硬掩膜，以蝕刻的方式將第二柵極層40的水平部分移除，其中在蝕刻過程中將部分氧化物間隙壁42a及第二柵極層38移除，直到露出硬掩膜層36及基底30為止。其中回蝕刻制程包括干蝕刻、離子反應(yīng)式蝕刻或其他等離子蝕刻制程。在自對準(zhǔn)導(dǎo)電間隙壁制程中，氧化物間隙壁42a用來當(dāng)作導(dǎo)電間隙壁40a側(cè)壁上的硬掩膜層，來定義導(dǎo)電間隙壁40a的寬度及形狀，以形成一致性的控制柵極40a。自對準(zhǔn)導(dǎo)電間隙壁制程也可形成具有平坦頂部的控制柵極40a，而避免圓角化(roundedcorner)，因此在后續(xù)制程中，無邊界接觸窗(borderless contact)及硅化物的形成能有較佳的表現(xiàn)。
圖2F顯示無邊界接觸窗形成在控制柵極40a的側(cè)壁上，在基底30上進(jìn)行一離子注入制程形成源極及柵極，分別橫向地相鄰于控制柵極40a的側(cè)壁。在基底30上沉積層間介電層(ILD)46，在層間介電層上進(jìn)行一接觸制程(contact process)，在控制柵極40a側(cè)壁上形成無邊界接點(diǎn)46a，以及在源極與柵極區(qū)域上形成源極及柵極接點(diǎn)46b。因本發(fā)明的自對準(zhǔn)導(dǎo)電間隙壁制程，形成具有平坦頂部的控制柵極40a，控制柵極40a側(cè)壁上所形成的接觸窗可為無邊界，因此解決了已知方法中需要額外形成多晶硅線路的問題。
雖然本發(fā)明已通過較佳實(shí)施例說明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
附圖中符號的簡單說明如下基底10柵極氧化層12多晶硅層14掩膜層16薄氧化層18控制柵極20基底30第一介電層32浮置柵極層34硬掩膜層36第二介電層38第二柵極層40控制柵極40a氧化層42氧化物間隙壁42a層間介電層46無邊界接點(diǎn)46a源極及柵極接點(diǎn)46b。
權(quán)利要求
1.一種隨機(jī)存取存儲器的制造方法，其特征在于，所述隨機(jī)存取存儲器的制造方法包括下列步驟在一半導(dǎo)體基底上形成一浮置柵極；在該半導(dǎo)體基底上形成一介電層，至少覆蓋該浮置柵極的側(cè)壁；形成一導(dǎo)電層在該介電層上；在該導(dǎo)電層上形成一氧化物間隙壁，且鄰近該浮置柵極的側(cè)壁；以及利用該氧化物間隙壁當(dāng)作掩膜，在該導(dǎo)電層上進(jìn)行一非等向性蝕刻制程，在該浮置柵極的兩側(cè)形成一對導(dǎo)電間隙壁，其中該導(dǎo)電間隙壁用來當(dāng)作一控制柵極，且以該介電層將該控制柵極與該浮置柵極隔開。
2.根據(jù)權(quán)利要求1所述的隨機(jī)存取存儲器的制造方法，其特征在于形成該氧化物間隙壁的步驟包括在該導(dǎo)電層上形成一氧化層；以及進(jìn)行一非等向性蝕刻制程來移除該氧化層的水平部分，露出該導(dǎo)電層，留下鄰近于該浮置柵極側(cè)壁的該氧化層的垂直部分。
3.根據(jù)權(quán)利要求2所述的隨機(jī)存取存儲器的制造方法，其特征在于該氧化層利用一熱氧化法形成在該導(dǎo)電層上。
4.根據(jù)權(quán)利要求3所述的隨機(jī)存取存儲器的制造方法，其特征在于該導(dǎo)電層為多晶硅。
5.根據(jù)權(quán)利要求1所述的隨機(jī)存取存儲器的制造方法，其特征在于該非等向性蝕刻制程步驟，包括移除該導(dǎo)電層的水平部分以及該氧化物間隙壁的頂部，露出該半導(dǎo)體基底，形成具有平坦頂部的該導(dǎo)電間隙壁。
6.根據(jù)權(quán)利要求5所述的隨機(jī)存取存儲器的制造方法，其特征在于該導(dǎo)電間隙壁為L形。
7.根據(jù)權(quán)利要求6所述的隨機(jī)存取存儲器的制造方法，其特征在于該導(dǎo)電間隙壁及該氧化物間隙壁的結(jié)合形狀為矩形。
8.根據(jù)權(quán)利要求1所述的隨機(jī)存取存儲器的制造方法，其特征在于該介電層是以熱氧化制程形成在該浮置柵極的側(cè)壁上。
9.一種隨機(jī)存取存儲器，其特征在于，所述隨機(jī)存取存儲器包括一浮置柵極，形成在一半導(dǎo)體基底上；一介電層，形成在該半導(dǎo)體基底上，用來覆蓋該浮置柵極的側(cè)壁；一對L形控制柵極，分別形成在該浮置柵極兩側(cè)的該介電層上；以及一對氧化物間隙壁，分別在該對L形控制柵極上。
10.根據(jù)權(quán)利要求9所述的隨機(jī)存取存儲器，其特征在于，該控制柵極及該氧化物間隙壁的結(jié)合形狀為矩形。
11.根據(jù)權(quán)利要求10所述的隨機(jī)存取存儲器，其特征在于，該控制柵極為多晶硅，且該氧化物間隙壁為多晶氧化物層。
全文摘要
本發(fā)明提供一種隨機(jī)存取存儲器及其制造方法，特別涉及一種在高速隨機(jī)存取存儲器中制造控制柵極的自對準(zhǔn)導(dǎo)電間隙壁制程，可精確定義控制柵極的尺寸及輪廓。先在介電層上形成導(dǎo)電層，以覆蓋基底上的浮置柵極，然后在相鄰于浮置柵極側(cè)壁的導(dǎo)電層上形成氧化物間隙壁。利用氧化物間隙壁作為掩膜，對導(dǎo)電層上進(jìn)行一非等向性蝕刻制程，便可形成自對準(zhǔn)導(dǎo)電間隙壁在浮置柵極的兩側(cè)，以作為控制柵極。本發(fā)明所述隨機(jī)存取存儲器及其制造方法，可明確定義控制柵極的尺寸及形狀，解決了已知方法中需要額外形成多晶硅線路的問題。
文檔編號H01L27/105GK1877797SQ200610056840
公開日2006年12月13日 申請日期2006年3月7日 優(yōu)先權(quán)日2005年6月9日
發(fā)明者李自強(qiáng), 楊富量, 黃俊仁, 李宗霖 申請人:臺灣積體電路制造股份有限公司