專利名稱：揮發(fā)性存儲器結(jié)構(gòu)及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體存儲裝置，特別是涉及一種具有改良的埋入帶(buried strap)的揮發(fā)性存儲器結(jié)構(gòu)及其制造方法。
背景技術(shù)：
動態(tài)隨機(jī)存取存儲器(DRAM)是集成電路裝置中一典型的揮發(fā)性存儲裝置，其中一DRAM存儲單元包含一存取晶體管及一儲存電容。在集成電路裝置的制造中，埋入帶運用于深溝槽式DRAM裝置的制造，其乃連接儲存電容及存取晶體管的重要關(guān)鍵。因此，埋入帶的電阻率及其寬度能否在儲存電容及存取晶體管之間提供優(yōu)良的內(nèi)連線特性的重要因素，而埋入帶的寬度則受限于有源區(qū)與深溝槽之間的疊對。
圖1繪示出傳統(tǒng)深溝槽式DRAM結(jié)構(gòu)剖面示意圖，其包含一基底100，其具有多對相鄰的溝槽形成于其中。此處，為了簡化圖示，僅以一對相鄰的溝槽101表示之。兩埋入式溝槽電容(buried trench capacitor)105分別設(shè)置于每一溝槽101的下半部。其中，埋入式溝槽電容105包含一埋入式下電極102，其形成于圍繞溝槽101的下半部的基底100中、一上電極104，設(shè)置于溝槽101的下半部、以及一電容介電層103，設(shè)置于埋入式下電極102與上電極104之間。二項圈氧化層(collar oxide)106分別設(shè)置于每一溝槽101的上半部側(cè)壁，且兩第一導(dǎo)電層108分別設(shè)置于每一溝槽101的上半部且被項圈氧化層106所包圍。兩第二導(dǎo)電層110分別設(shè)置于每一溝槽101中項圈氧化層106及第一導(dǎo)電層108的上方。一淺溝槽隔離(STI)結(jié)構(gòu)112設(shè)置于相鄰的溝槽101之間以作為兩埋入式溝槽電容105之間的隔離區(qū)。存取晶體管116設(shè)置于相鄰的溝槽101外側(cè)的基底100上方，其包含一柵極114、一柵極介電層113、及一源極/漏極區(qū)115。兩柵極117分別設(shè)置于每一溝槽101上方的淺溝槽隔離結(jié)構(gòu)112上。
圖2繪示出圖1中形成淺溝槽隔離結(jié)構(gòu)112之前，該對相鄰的溝槽101的上視圖。傳統(tǒng)上，為了保留后續(xù)形成淺溝槽隔離結(jié)構(gòu)112的空間，所以使用島狀光致抗蝕劑圖案來定義有源區(qū)AA。然而，當(dāng)存儲裝置尺寸持續(xù)地縮小時，有源區(qū)AA與溝槽101之間難以精確地對準(zhǔn)。因此，有源區(qū)AA與溝槽101之間疊對的工藝容許度會因光刻工藝期間的誤對準(zhǔn)(misalignment)而降低，也因此有源區(qū)AA與溝槽101之間短路(AA-DT Short)的問題也愈來愈嚴(yán)重。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種新的揮發(fā)性存儲器結(jié)構(gòu)及其形成方法，其利用一掩模層局部去除項圈絕緣層，以形成一具有高部及低部的項圈絕緣層，并利用此具有高部及低部的項圈絕緣層增加溝槽電容器中的導(dǎo)電層和有源區(qū)的距離，故可增加有源區(qū)與溝槽之間的疊對工藝容許度，避免因為工藝誤差導(dǎo)致有源區(qū)和溝槽電容器之間的短路。
根據(jù)上述的目的，本發(fā)明提供一種形成揮發(fā)性存儲器結(jié)構(gòu)的方法，包括下列步驟首先，提供一基底，其具有一對相鄰的溝槽，每一溝槽的下半部形成有一埋入式溝槽電容。接下來，形成具有高部及低部的項圈絕緣層于每一等溝槽的上半部側(cè)壁，其中高部大體設(shè)置于每一等溝槽鄰近預(yù)定形成有源區(qū)的側(cè)壁上。
此外，根據(jù)上述的目的，本發(fā)明提供一種形成一種揮發(fā)性存儲器結(jié)構(gòu)，包括具有一對相鄰溝槽的基底、兩分別設(shè)置在每一溝槽的下半部的埋入式溝槽電容、兩分別設(shè)置在每一溝槽中的埋入式溝槽電容上方且低于基底表面的導(dǎo)電層及兩具有高部及低部的項圈絕緣層。上述具有高部及低部的項圈絕緣層分別設(shè)置在每一溝槽的上半部側(cè)壁并包圍導(dǎo)電層的下半部，且具有一高部及一低部，其中高部大體設(shè)置于每一溝槽鄰近預(yù)定形成有源區(qū)的側(cè)壁上。
為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，下文特舉優(yōu)選實施例，并配合附圖作詳細(xì)說明。


圖1繪示出傳統(tǒng)深溝槽式DRAM結(jié)構(gòu)剖面示意圖。
圖2繪示出圖1中形成淺溝槽隔離結(jié)構(gòu)之前，該對相鄰的溝槽的上視圖。
圖3a到3g繪示出根據(jù)本發(fā)明實施例的形成揮發(fā)性存儲器結(jié)構(gòu)的流程剖面示意圖。
圖4a繪示出圖3c中覆蓋部分的絕緣間隙壁的步驟的上視圖。
圖4b繪示出具有另一覆蓋層圖案的覆蓋部分的絕緣間隙壁的步驟的上視圖。
圖4c繪示出第3e-2圖中形成第二介電層步驟的上視圖。
圖4d繪示出圖3f中定義有源區(qū)的步驟的上視圖。
簡單符號說明現(xiàn)有技術(shù)100～基底； 102～埋入式下電極；103～電容介電層；104～上電極；105～埋入式溝槽電容；106～項圈氧化層；108～第一導(dǎo)電層；110～第二導(dǎo)電層；112～淺溝槽隔離結(jié)構(gòu)；113～柵極介電層；114、117～柵極； 115～源極/漏極區(qū)；116～存取晶體管；AA～有源區(qū)。
本發(fā)明200～基底； 201～墊氧化層；202～氮化硅層； 203～硬式掩模層；204～溝槽； 205～埋入式下電極；206～電容介電層；207～上電極；208～埋入式溝槽電容；210～絕緣層；211～絕緣間隙壁；212～第一導(dǎo)電層；214～具有高部及低部的項圈絕緣層；250～掩模層；270～埋藏區(qū)絕緣層；272～第二導(dǎo)電層；280～柵極；282～源極/漏極區(qū)域； 284～埋藏區(qū)；290～溝槽電容器；402～有源區(qū)域。
具體實施例方式以下配合圖3a到3e說明本發(fā)明實施例的形成揮發(fā)性存儲器結(jié)構(gòu)的方法。例如，形成一DRAM結(jié)構(gòu)的方法。
首先，請參照圖3a，提供一基底200，例如一硅晶片。接著，在基底200上形成一硬式掩模層203。此硬式掩模層203可由一墊氧化層201及形成于上方的一氮化硅層202所構(gòu)成。再者，氮化硅層202上方可選擇性地形成一氧化層(未繪示)。此處，墊氧化層201可藉由熱氧化法或現(xiàn)有化學(xué)氣相沉積法(CVD)而形成之。再者，形成于墊氧化層201上方的氮化硅層202可利用SiCl2H2及NH3作為反應(yīng)氣源并以低壓化學(xué)氣相沉積法(LPCVD)而形成之。
接著，藉由現(xiàn)有光刻及蝕刻工藝在硬式掩模層203中形成多對相鄰的開口。之后，藉由硬式掩模層203作為蝕刻掩模，對露出的基底200表面實施一各向異性蝕刻，例如反應(yīng)離子蝕刻(RIE)，以在其中形成多對相鄰的溝槽。為了簡化圖式，此處僅以一對相鄰的溝槽204表示之。
接著，在每一溝槽204的下半部分別形成一埋入式溝槽電容208。形成埋入式溝槽電容208的方法包含下列步驟。首先，在圍繞溝槽204的下半部的基底200中形成一埋入式下電極205。接著，在溝槽204下半部側(cè)壁順應(yīng)性形成一電容介電層206，例如一氮化硅/氧化硅(NO)層或是一氧化硅/氮化硅/氧化硅(ONO)層。最后，在溝槽下半部形成一上電極207，例如一具摻雜的多晶硅層，且被電容介電層206所包圍。
接著，藉由現(xiàn)有沉積技術(shù)，例如CVD，在硬式掩模層203上及每一溝槽204上半部的內(nèi)表面順應(yīng)性沉積一絕緣層210，例如二氧化硅層。
接下來，請參照圖3b到3e-1，其繪示出根據(jù)本發(fā)明一實施例的形成具有高部及低部的項圈絕緣層的方法，適用于揮發(fā)性存儲結(jié)構(gòu)。首先，請參照圖3b，對絕緣層210實施一各向異性蝕刻，例如RIE，以在每一溝槽204上半部側(cè)壁形成一絕緣間隙壁211。接著，在硬式掩模層203上方形成一第一導(dǎo)電層(未繪示)并填入每一溝槽204之中。之后，回蝕刻第一導(dǎo)電層以留下一部分的第一導(dǎo)電層212而被溝槽204中突出第一導(dǎo)電層212表面的絕緣間隙壁211所包圍。
接下來請參照圖3c及4a，其中圖4a為后續(xù)步驟的上視圖且圖3c繪示出圖4a中沿I-I′線的剖面示意圖。藉由光刻工藝在相鄰的溝槽204之間的硬式掩模層203上方形成一掩模層254，例如一光致抗蝕劑層，其覆蓋鄰近相鄰的溝槽204之間基底200的部分的絕緣間隙壁211。接著，可藉由濕化學(xué)蝕刻，去除一部分未被覆蓋的絕緣間隙壁211，接著再將掩模層250去除，如圖3d所示。如此一來，在蝕刻之后便可在每一溝槽204中形成一具有高部及低部的項圈絕緣層214，用以作為后續(xù)預(yù)定形成晶體管區(qū)域的隔離區(qū)。此處，具有高部及低部的項圈絕緣層214，其高部214a鄰近于后續(xù)預(yù)定形成晶體管區(qū)域。如圖4a所示，在本發(fā)明中，掩模層250覆蓋位于溝槽204中約2/3的絕緣間隙壁，用以形成高部214a鄰近于后續(xù)預(yù)定形成晶體管區(qū)域的具有高部及低部的項圈絕緣層214，以有效避免有源區(qū)域和溝槽電容器間的短路(AA-DT Short)。
此外，本實施例的具有高部及低部的項圈絕緣層亦可以做如下的變化。請參照圖4b，其中圖4b為本實施例另一變化具有高部及低部的項圈絕緣層的上視圖。在本圖的實施例中，掩模層250只有一橫向暴露兩溝槽204部分區(qū)域的開口260，并且掩模層250覆蓋開口以外的溝槽204及硬式掩模層。因此，以此掩模層進(jìn)行各向異性蝕刻后，本實施例的具有高部及低部的項圈絕緣層的低部214b位于每一溝槽的兩側(cè)，而高部214a位于溝槽204的上側(cè)及下側(cè)。
在本發(fā)明中，掩模層用以覆蓋一溝槽鄰近預(yù)定形成有源區(qū)的部分區(qū)域。因此，掩模層可以是覆蓋一溝槽鄰近預(yù)定形成有源區(qū)的部分區(qū)域的任何圖案，但需注意的是掩模層必須暴露出鄰近后續(xù)預(yù)定形成晶體管的區(qū)域。
接下來，請參照圖3e-1，以氮化方法或是沉積(優(yōu)選為LPCVD)的方法于溝槽中未被具有高部及低部的項圈絕緣層覆蓋的暴露區(qū)域形成厚度小于30埃的埋藏區(qū)絕緣層270(一般為氮化硅層)，用以減少透過埋藏區(qū)的漏電流。之后，沉積一多晶硅層(未繪示)，進(jìn)行一研磨步驟以移除高出硬式掩模層202的多晶硅層，并回蝕刻該多晶硅層，以于溝槽中的第一導(dǎo)電層上212形成一第二導(dǎo)電層272。此時，請參照圖3e-2及圖4c，圖3e-2為圖4c沿I-I’的剖面圖。由圖3e-2及圖4c可知，由于在縱向上溝槽204中的具有高部及低部的項圈絕緣層均具有高部214a，也因此在后續(xù)的步驟形成第二導(dǎo)電層272時，因具有高部及低部的項圈絕緣層214a的存在，第二導(dǎo)電層272較現(xiàn)有技術(shù)內(nèi)縮大約具有高部及低部的項圈絕緣層214a厚度的距離。
其后，請參照圖3f及圖4d，圖3f為圖4d沿I-I’的剖面圖。在溝槽電容器的結(jié)構(gòu)形成后，以現(xiàn)有的黃光方法形成條狀的有源區(qū)光致抗蝕劑層(未于圖中揭示)，并接下來以此有源區(qū)光致抗蝕劑層為掩模進(jìn)行各向異性蝕刻，以形成有源區(qū)402。最后，請參照圖3g，本實施例的步驟尚包括在有源區(qū)域上形成柵極280，及藉由離子注入技術(shù)在有源區(qū)中形成源極/漏極區(qū)域282以形成二晶體管分別設(shè)置在相鄰的溝槽外側(cè)的基底上方。本實施例的溝槽電容器藉由第二導(dǎo)電層272通過具有高部及低部的項圈絕緣層214低部上方的埋藏區(qū)284和上述晶體管的源極/漏極區(qū)域282電連接。由于此部分為半導(dǎo)體工藝熟習(xí)的技術(shù)，故不在此詳加描述。
請參照圖4d，其揭示本實施例揮發(fā)性存儲器在有源區(qū)域形成后的結(jié)構(gòu)。如4d圖所示，基板上設(shè)置有一長條形有源區(qū)域402及一對設(shè)置于長條形有源區(qū)域的一側(cè)相鄰的溝槽電容器290。上述溝槽電容器290包括一設(shè)置于溝槽電容器上部的導(dǎo)電層272，及一具有高部及低部的項圈絕緣層214。此具有高部及低部的項圈絕緣層包括一高部214a及一低部214b，且包圍導(dǎo)電層，其中具有高部及低部的項圈絕緣層的高部214a鄰近長條形有源區(qū)域402。
在上述的實施例中，由于具有高部及低部的項圈絕緣層214在溝槽鄰近預(yù)定形成有源區(qū)的側(cè)壁上具有一高部，因此在后續(xù)于溝槽中填入第二導(dǎo)電層時，第二導(dǎo)電層向內(nèi)縮，也因此，增加溝槽電容器的第二導(dǎo)電層和有源區(qū)的距離，故可增加有源區(qū)與溝槽之間的疊對工藝容許度，避免因為工藝誤差導(dǎo)致有源區(qū)和溝槽電容器之間的短路。
雖然本發(fā)明以優(yōu)選實施例揭露如上，然而其并非用以限定本發(fā)明，本領(lǐng)域的技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，可作些許的更動與潤飾，因此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以后附的權(quán)利要求所界定者為準(zhǔn)。
權(quán)利要求
1.一種形成揮發(fā)性存儲器結(jié)構(gòu)的方法，包括下列步驟提供一基底，其具有一對相鄰的溝槽，每一溝槽的下半部形成一埋入式溝槽電容；及形成一具有一高部及一低部的項圈絕緣層于每一這些溝槽的上半部側(cè)壁，其中該高部大體設(shè)置于每一這些溝槽鄰近預(yù)定形成有源區(qū)的側(cè)壁上。
2.如權(quán)利要求1所述的形成揮發(fā)性存儲器結(jié)構(gòu)的方法，其中形成該具有高部及低部的項圈絕緣層包括下列步驟形成一絕緣間隙壁于每一這些溝槽中的該埋入式溝槽電容上方側(cè)壁；在每一這些溝槽中的該埋入式溝槽電容上方形成一第一導(dǎo)電層，且該第一導(dǎo)電層被突出其表面的該絕緣間隙壁所包圍；以一掩模層覆蓋鄰近預(yù)定形成有源區(qū)的部分的該絕緣間隙壁；去除部分未覆蓋的該絕緣間隙壁，以在每一這些溝槽中形成該具有高部及低部的項圈絕緣層；以及去除該掩模層。
3.如權(quán)利要求2所述的形成揮發(fā)性存儲器結(jié)構(gòu)的方法，還包括下列步驟形成一第二導(dǎo)電層于每一這些溝槽的第一導(dǎo)電層上；形成一條狀的有源區(qū)域掩模層于兩溝槽間的基板上，并覆蓋部分這些溝槽；以該有源區(qū)域掩模層為掩模進(jìn)行一各向異性蝕刻，以形成一有源區(qū)域。
4.如權(quán)利要求3所述的形成揮發(fā)性存儲器結(jié)構(gòu)的方法，其中該第二導(dǎo)電層和該有源區(qū)域間具有一第一間隔，該溝槽和該有源區(qū)域間具有一第二間隔，該第二間隔小于該第一間隔，且兩者大體上差距具有高部及低部的項圈絕緣層的厚度。
5.如權(quán)利要求1所述的形成揮發(fā)性存儲器結(jié)構(gòu)的方法，其中該第一導(dǎo)電層及該第二導(dǎo)電層具摻雜的多晶硅層。
6.如權(quán)利要求1所述的形成揮發(fā)性存儲器結(jié)構(gòu)的方法，其中該具有高部及低部的項圈絕緣層為氧化硅所組成。
7.一種揮發(fā)性存儲器結(jié)構(gòu)，包括一基底，其具有一對相鄰的溝槽；二埋入式溝槽電容，分別設(shè)置在每一這些溝槽的下半部；二導(dǎo)電層，分別設(shè)置在每一這些溝槽中的該埋入式溝槽電容上方且低于該基底表面；二具有高部及低部的項圈絕緣層，分別設(shè)置在每一這些溝槽的上半部側(cè)壁并包圍該導(dǎo)電層的下半部，其中該高部大體設(shè)置于每一這些溝槽鄰近預(yù)定形成有源區(qū)的側(cè)壁上。
8.如權(quán)利要求7所述的揮發(fā)性存儲器結(jié)構(gòu)，還包括二晶體管，分別設(shè)置在該對相鄰的溝槽外側(cè)的該基底上方，其中這些存取晶體管具有源極/漏極區(qū)域分別穿過這些具有高部及低部的項圈絕緣層的低部電連接至這些導(dǎo)電層。
9.如權(quán)利要求7所述的揮發(fā)性存儲器結(jié)構(gòu)，其中該具有高部及低部的項圈絕緣層為氧化硅所組成。
10.如權(quán)利要求7所述的揮發(fā)性存儲器結(jié)構(gòu)，其中該第二導(dǎo)電層和該有源區(qū)域間具有一第一間隔，該溝槽和該有源區(qū)域間具有一第二間隔，該第二間隔小于該第一間隔，且兩者大體上差距具有高部及低部的項圈絕緣層的厚度。
11.一種揮發(fā)性存儲器結(jié)構(gòu)，包括一長條形有源區(qū)域；一對相鄰的溝槽電容器，設(shè)置于該長條形有源區(qū)域的一側(cè)，每一該些溝槽電容器包括一導(dǎo)電層，設(shè)置于該溝槽電容器的上部；一具有高部及低部的項圈絕緣層，包圍該導(dǎo)電層，其中該高部鄰近該長條形有源區(qū)域。
12.如權(quán)利要求11所述的揮發(fā)性存儲器結(jié)構(gòu)，其中該具有高部及低部的項圈絕緣層為氧化硅所組成。
13.如權(quán)利要求11所述的揮發(fā)性存儲器結(jié)構(gòu)，其中該第二導(dǎo)電層和該有源區(qū)域間具有一第一間隔，該溝槽和該有源區(qū)域間具有一第二間隔，該第二間隔小于該第一間隔，且兩者大體上差距具有高部及低部的項圈絕緣層的厚度。
全文摘要
一種形成揮發(fā)性存儲器結(jié)構(gòu)的方法，包括下列步驟首先，提供具有一對相鄰的溝槽基底，并且每一溝槽的下半部形成有一埋入式溝槽電容。接下來，形成具有高部及低部的項圈絕緣層于每一溝槽的上半部側(cè)壁，其中高部大體設(shè)置于每一溝槽鄰近預(yù)定形成有源區(qū)的側(cè)壁上。本發(fā)明還涉及揮發(fā)性存儲器結(jié)構(gòu)。
文檔編號H01L27/108GK1758426SQ200410084919
公開日2006年4月12日 申請日期2004年10月10日 優(yōu)先權(quán)日2004年10月10日
發(fā)明者洪金龍, 張宏隆, 李岳川 申請人:茂德科技股份有限公司