專利名稱：多層陣列電容及其制作方法
技術領域：
本發(fā)明總體上涉及用于給電子電路提供電容的裝置，更具體講，涉及給集成電路負載提供電容以及電容器和外殼制作的方法。
背景技術：
近幾年，電子電路，尤其是計算機和儀表電路的功能和速度日益提高。由于電路的頻率隨著它們相關的高頻瞬變持續(xù)提高，在電源和接地線中的噪聲逐漸成為問題。例如，如眾所周知的，由于電感和電容寄生現象而導致這種噪聲增大。為了減小這種噪聲，經常利用已知為去耦電容器的電容器給電路提供穩(wěn)定的信號或穩(wěn)定的電源。
電容器還被用來衰減電子器件(例如，處理器)斷電時的電壓過沖和器件通電時的電壓下降。例如，開始進行計算的處理器可能迅速需要比片上(on-chip)電容能夠提供的電流更多的電流。為了提供這樣的電流并且減緩與負載增加有關的電壓下降，片外(off-chip)電容應該在足夠長的時間內有效地對這種電流需要做出響應。如果處理器可用的電流不夠大，或者電容的響應時間太長，則電路片電壓(die voltage)可能下降到影響處理器性能的電平。通常將在短時間內需要大電流的電路片的局部部分稱為電路片“熱點”。
為了提高電容器的有效性，一般將去耦電容器和用于衰減電壓過沖或下降的電容器按照實際放置在靠近電路片負載或熱點的位置。通常，將去耦電容器表面安裝到在其上安裝電路片的封裝的電路片側或連接側。

圖1示出按照現有技術的具有電路片側電容器106和連接側電容器108的集成電路封裝102的截面圖。如它們的名字所表示的，電路片側電容器106安裝在封裝的與集成電路電路片104相同的側面上。相反，連接側電容器108安裝在封裝102的與電路片104相反的側面上。
圖2示出模擬圖1所示的電容器的電氣特性的電路。該電路示出電路片負載202，為了正常工作，它可能需要電容或進行噪聲抑制。一部分電容可以由電容器204所模擬的位于電路片上的電容提供。但是，其它電容必須片外提供，如由片外電容器206所模擬的。例如，片外電容器206可以是圖1所示的電路片側電容器106和/或連接側電容器108。片外電容器206可以被更準確地模擬為電容器與某些電阻和電感串聯。但是，為了便于說明，將片外電容器206模擬為一個簡單的電容器。
當然，由于制作的限制，片外電容器206應該位于距離電路片負載202一定距離的位置，無論這個距離多小。因此在電路片負載與片外電容器206之間存在一定的由電感器208所模擬的電感。由于電感器208往往使片外電容器206的響應時間變慢，因此希望使片外電容器206與電路片負載202之間的電氣距離最小，由此減小電感器208的值。這可以通過使片外電容器206在電氣上盡可能接近電路片負載來實現。
參照圖1，電路片側電容器106安裝在電路片104的周圍，通過在封裝102中的跡線、通道(沒有示出)和平面給電路片上的各點提供電容。由于圍繞電路片的邊界安裝電路片側電容器106，因此，在熱點與電容器106之間的路徑長度可以在熱點與電容器106之間產生相對較高的電感特征。
相反，連接側電容器108可以直接安裝在電路片104下面，并且因此直接在某些電路片熱點之下。這樣，在某些情況下，在電氣上，可以將連接側電容器108放置在比電路片側電容器106更靠近電路片熱點的位置，從而減小電路片熱點與電容器108之間的電感路徑。但是，封裝還包括位于其連接側的連接器(沒有示出)，如管腳或連接點。在某些情況下，在封裝的連接側上的連接側電容器108的位置可能與這些連接器沖突。這樣，不是總能利用連接側電容器108來解決電感問題。
除了上述的電感問題以外，由于工業(yè)上的不斷減小器件尺寸和組裝密度的趨勢還引起了另外一些問題。由于這種趨勢，可用于表面安裝電容器的封裝面積正在變得越來越少。
隨著電子器件的不斷發(fā)展，日益需要在減小電感等級的同時提供更高等級的電容，用于去耦、電壓緩沖和提供電荷。此外，需要不與封裝連接器沖突的電容解決措施，該措施不將工業(yè)限制在某種器件尺寸和組裝密度。因此，本領域需要另一種在制作、電子器件運行以及它們的封裝方面的電容解決措施。
附圖簡要說明圖1示出按照現有技術的具有電路片側和連接側電容器的集成電路封裝的截面圖；圖2示出模擬圖1所示電容器的電氣特性的電路；圖3示出按照本發(fā)明一個實施例的多層陣列電容器的截面圖；圖4示出模擬圖3所示電容器的電氣特性的電路；圖5示出用于按照本發(fā)明一個實施例的多層陣列電容器的第一層的電源或接地平面導電層的頂視圖；圖6示出用于按照本發(fā)明一個實施例的多層陣列電容器的第二層的電源或接地平面導電層的頂視圖；圖7示出用于按照本發(fā)明一個實施例的多層陣列電容器的第三層的電源或接地平面導電層的頂視圖；圖8示出按照本發(fā)明一個實施例的，用于制作多層陣列電容器的流程圖；圖9-11為示出按照本發(fā)明一個實施例的，制作多層陣列電容器的各個階段的示意性截面圖；圖12示出按照本發(fā)明一個實施例的，被集成在電子電路封裝中的陣列電容器的截面圖；圖13示出按照本發(fā)明另一個實施例的，被集成在電子電路封裝中的陣列電容器的截面圖；圖14示出按照本發(fā)明一個實施例的，包括具有多級電容的集成陣列電容器的電子電路封裝的頂視圖；圖15示出按照本發(fā)明一個實施例的，用于在外殼中制作具有多級電容的集成陣列電容器的方法的流程圖；圖16示出集成電路封裝、內插器、插座和印刷電路板，它們當中的每一個都包括按照本發(fā)明各個實施例進行安裝、嵌入和/或集成的一個或多個電容器；并且圖17示出按照本發(fā)明一個實施例的通用電子系統(tǒng)。
發(fā)明詳細描述本發(fā)明的各個實施例提供了一種多層電容器，它可以在低電感等級的情況下用來給負載提供附加電荷、去耦電容以及對電壓緩沖。每層在不同電感值提供電容并且包括被多層絕緣材料分開的加工成圖案的多層導電材料。在一個實施例中，將層沿著垂直方向疊放并且通過延伸過某些或所有層的通道將它們電氣連接。在另一個實施例中，使一個或者多個層位于電容器的中心區(qū)域，并且使一個或者多個其它層位于電容器的外圍區(qū)域。在該實施例中，通過一個或者多個加工成圖案的導電材料附加層將中心層與外圍層電氣連接。可以將各個實施例的電容器用作分立器件，可以將它們安裝在外殼(例如，封裝、內插器、插座和印刷電路板)上或者嵌入外殼中，或者可以將它們整體制作在外殼中。
圖3示出按照本發(fā)明一個實施例的多層陣列電容器300的截面圖。如根據這里的描述對本領域技術人員來說應該是顯而易見的，在各個實施例中，電容器300可以是陶瓷電容器、氧化鋁電容器或者利用任何其他實際技術制造的電容器。
在一個實施例中，電容器300是一個分立器件，在電氣上，可以將它連接到集成電路、電子電路封裝的電路片側或連接側或者連接到內插器、插座或印刷電路(PC)板。作為分立器件，還可以將電容器300嵌入封裝、內插器、插座和PC板。在將結合圖12-15描述的另一個實施例中，電容器300被整體制作在封裝、內插器、插座和PC板中。
在一個實施例中，電容器300包括兩個或多個電容層302、304和306。302、304和306中的每一層包括加工成圖案的多層導電材料311-325。在所示結構中，頂層302包括層311-315，中間層304包括層316-320，而底層306包括層321-325。加工成圖案的導電材料311-325的每一層都被絕緣層分開，并且每個由相鄰層以及中間絕緣層組成的組構成了一個平行平板電容器。因此，例如，層311和312構成了一個平行平板電容器，層313和314等同樣如此。
通過從電容器的頂表面向下延伸的被稱為“電容器通道”的導電通道330、332和334，將層302、304、306以及加工成圖案的導電材料層311-325電氣連接。通道330、332和334中與一層有關的某些通道每隔一層與該層中的一層接觸，而通道330、332和334中與該層有關的其它通道與該層中剩下的層電氣接觸。
按照這樣的方式，可以將這些層交替地連接到電源和地(例如，Vcc和Vss)，由此在每組相鄰層之間提供電容電荷。因此，可以將層311、313、315、317、319、321、323和325連接到電源，而將層312、314、316、318、320、322和324連接到地線，反之亦然。在一個實施例中，通道334延伸到電容器的底面。因此，可以通過頂部連接器340和/或底部連接器342進行電氣連接。在另一個實施例中，也可以通過側面出頭的連接器(沒有示出)進行連接，這種連接器沿著電容器300的垂直側面與層電氣接觸。
在圖3所示的實施例中，將層302、304和306沿著垂直方向疊放。因此，層304和306大致位于層302的下面。因此，延伸過中間層304的電容器通道332還延伸過頂層302的層311-315，每隔一層與在頂層302中的一層電氣接觸。此外，延伸過底層306的電容器通道334還延伸過頂層和中間層302、304的層311-320，每隔一層與在頂層和中間層302、304中的一層電氣接觸。在另一個實施例中，可以使所有延伸過中間層和底層304、306的通道332、334中的某些通道與頂層和中間層302、304的層絕緣。
盡管在圖3中示出三個電容層302、304和306，但是，在不同的實施例中可以實現更多或更少的層。此外，盡管將層302、304和306中的每層示出為具有五層，但是，在每層中可以包括更多或更少的層。此外，盡管將層311-325以及層302、304、306示出為彼此相鄰，但是，可以利用一個或多個信號線或其它層將層311-325的各個層和/或層302、304、306的各個層彼此分開。此外，連接過層302、304、306中的每層的通道330、332、334的數量以及頂部連接器340和/或底部連接器342的數量可以與圖3所示的數量不同。
連接到和穿過在層302、304、306中的每層中的層311-325的通道330、332、334的數量影響該層的電感和電容?；旧?，通道的數量與每層的電感和電容成反比。
層302、304、306中每層的電容值與組成層的導電層311-325的面積以及導電層311-325的組之間的絕緣層的厚度成正比。如以下將結合圖5-7更詳細描述的，在頂層中的導電層311-315具有多個通過孔，這些孔使通道330、332、334能夠穿過到達下層。通過穿過層311-315的孔的每個通道減少了層的電感面積。在一個實施例中，頂層302具有大量連接和穿過它的層311-315的通道330、332、334。中間層304具有較少的連接和穿過它的層316-320的通道332、334，而底層306具有更少的連接和穿過它的層321-325的通道334。這樣，頂層的層311-315的導電面積是三個層中最小的，而底層的層321-325的導電面積是三個層中最大的。因此，在三個層302、304、306中，頂層302具有最低的電感和電容，而底層306具有最高的電感和電容。
除了與連接和穿過每層的通道的數量成反比以外，層302、304、306中每層的電感與該層到負載的距離成正比。在一個實施例中，由于負載將被連接到電容器的頂部，因此頂層302到負載最近，中間層304距負載較遠，而底層306距負載最遠。因此，對于負載來說，頂層302具有最低電感，中間層304具有較大電感，而底層306具有最大電感。
由于以上所述的電感和電容特性，可以將層定義為一組具有特定電感和電容值的層。利用對電容器300的電氣特性進行模擬，對這些概念進行進一步說明。
圖4示出對圖3所示的電容器的電氣特性進行模擬的電路。該電路示出為了正常運行而可能需要電容或者對噪聲進行抑制的電路片負載402?？梢杂晌挥陔娐菲系碾娙?04提供一部分電容。在一個實施例中，由具有如圖3所示結構的電容器406從片外提供另外的電容。
電容器406被模擬為三個并聯的電容器408、410、412，由一定的電感420、422、424將每個電容器與電路片負載402分開。電容器408、410、412中的每一個都可以被更精確地模擬為電容器與一定的電感和電阻串聯，但是，為了便于說明，將電容器408、410、412模擬為簡單的電容器。
還參照圖3，電容器408代表頂層302，電容器410代表中間層304，而電容器412代表底層306。由于上述原因，電容器408具有最低的電容值，但也具有對于負載402的最低的電感420。電容器410具有較高的電容值和較高的對于負載402的電感422。最后，電容器412具有最高的電容值和最高的對于負載402的電感424。
電感420、422、424越高，電容器408、410、412的響應時間越慢。這樣，當出現高頻瞬變過程或電壓下降時，由于電容器408(例如，圖3的層302)具有對于電路片負載402的最低電感，因此它將首先響應。盡管由電容器408提供的電容量相對較小，但是其設計應該使電容器408將給最高預期頻率的瞬變過程提供足夠的電容。在頻率較低時，另外的電容由電容器410(例如，圖3的層304)然后由電容器412(例如，圖3的層306)提供。盡管對這些電容器410、412的電感較高，并且具有較慢的響應時間，但是，對于電路片負載402來說，總的可用電容比假如只有電容器408可用時更大。
參照圖3，如前所述，連接到層302、304、306的每層的層311-325的通道330、332、334的數量與該層的電容和電感成反比。此外，頂層302具有最多的連接它的層311-315的通道330、332、334，中間層304具有較少的通道332、334，而底層306具有最少的通道334。這樣，如結合圖5-7所描述的，依次在每層302、304、306中的層311-325具有越來越少的通道孔。
圖5示出用于按照本發(fā)明一個實施例的多層陣列電容器的第一層(例如，圖3的層302)的電源或接地平面導電層500(例如，圖3的層311-315中的一層)的頂視圖。層500包括導電材料502，通過導電材料形成孔504。
當將層500集成在電容器中(例如，圖3的電容器300)時，某些通道(例如，圖3的通道330、332、334)在不與導電材料502電接觸的情況下延伸過孔504。這些在這里被稱為“絕緣通道”的通道具有小于孔504的直徑，并且它們與恰好在層500之上和/或之下的其它層(沒有示出)電接觸。在孔540之間的區(qū)域中，由導電材料502形成其它通道。這些在這里被稱為“接觸通道”的通道與層500電接觸，但不與恰好在層500之上和/或之下的層(沒有示出)電接觸。因此，如果層500接地，則應該由導電材料502形成多個接觸通道，而多個絕緣通道應該延伸過孔504。
由于將相鄰層分別連接到電源和地，因此，在一個實施例中，對于在一個層內每個隨后的層，將導電材料502的圖案錯位。換句話說，對于恰好在層500之上或者之下的相鄰層，該相鄰層的孔應該與導電材料502對齊，而該相鄰層的導電材料應該與孔504對齊。按照這樣的方式，一個延伸過兩層的通道應該與其中的一層絕緣，而與相鄰層電接觸。
在一個實施例中，孔504之間的節(jié)距(即，中心到中心的距離)在200-500微米的范圍內，盡管在其它實施例中，孔504之間的節(jié)距可以更大或者更小。一般來說，當孔504之間的節(jié)距較小時，電感較低，但電容也較低。當孔504之間的節(jié)距較大時，電容較高，但電感也較高。根據電容器的類型(例如，陶瓷的、氧化鋁的等等)，孔504之間的節(jié)距還可以更大或更小。
如圖3所示，每個依次降低的層302、304、306具有越來越少的連接到其層311-325的通道330、332、334。因此，對于每個依次降低的層302、304、306，層311-325具有越來越少的孔。這種情況在圖6和7中示出。
圖6示出用于按照本發(fā)明一個實施例的多層陣列電容器的第二層(例如，圖3的層304)的電源或接地平面導電層600的頂視圖。層600包括導電材料602，通過導電材料形成孔604。與層500(圖5)相似，絕緣通道延伸過孔604，并且由在孔604之間的導電材料602形成接觸通道。按照這樣的方式，可以將在該層中的相鄰層分別連接到電源和地，從而形成一個平行板電容器。
將層600與層500(圖5)相對比，很明顯，層600明顯具有較少的通過其導電材料602形成的孔604。由于層600具有更多的導電表面積，因此當將層600與相鄰層(沒有示出)用來形成平行板電容器時，它們能夠比由層500與相鄰層構成的電容器儲存更多的電荷。
圖7示出用于按照本發(fā)明一個實施例的多層陣列電容器的第三層(例如，圖3的層306)的電源或接地平面導電層700的頂視圖。層700包括導電材料702，通過導電材料形成孔704。與層500(圖5)和600(圖6)相似，絕緣通道延伸過孔704，而由在孔704之間的導電材料702構成接觸通道。按照這樣的方式，可以將在該層中的相鄰層分別連接到電源和地線，從而形成平行平板電容器。
將層700與層500(圖5)和600(圖6)相對比，很明顯，層700明顯具有更少的通過其導電材料702形成的孔704。由于層700具有更多的導電表面積，因此當將層700與相鄰層(沒有示出)用來形成平行板電容器時，它們能夠比由層500與相鄰層或者由層600與相鄰層形成的電容器儲存更多的電荷。
盡管將在圖5-7中的每行的孔示出為與相鄰行的孔錯開位置，但是在其它實施例中，也可以按照網格對齊的形式或者其它圖案對孔進行排列。此外，在圖5-7中示出的孔的數量僅用于說明，在不同的實施例中可以使用更多或更少的孔。
作為分立器件，可以將電容器300安裝在電子電路封裝(連接側或電路片側)、內插器、插座或PC板上。將電容器連接到封裝、內插器、插座或PC板的方法應該依據用于對電容器進行封裝的技術?？梢岳帽砻姘惭b、粘結導線和/或其它技術，將電容器300封裝在陶瓷的、有機絕緣材料的或者其它類型的封裝中。對于本領域技術人員來說，封裝分立電容器，如電容器300，的方法是眾所周知的，因此不在這里進行詳細討論。在某些實施例中，可以將電容器300用作不進行封裝的分立器件。
在一個實施例中，頂部連接器340和底部連接器342使電容器300能夠被安裝在集成電路與封裝或插座之間。在這樣的實施例中，可以在電氣上和機械上將頂部連接器340連接到使用焊接連接的有機連接網格陣列(organic land grid array，OLGA)或者倒裝管腳柵格陣列(flip chip pin grid array，FCPGA)型集成電路的底部。然后，可以在電氣上和機械上將底部連接器342連接到連接柵格陣列(landgrid array，LGA)插座的頂部。
在另一個實施例中，可以將電容器300嵌入某些類型的外殼中，如封裝、內插器、插座或PC板。在這種實施例中，在外殼中形成空腔，并且將電容器300裝在該空腔內。然后，應該將空腔填滿，并且在電容器300之上建立附加層。在電氣上，利用微型通道將電容器300連接到外殼的頂層和/或底層和/或其它層。
在另一個實施例中，可以通過將電容器300附著到一個層，在電容器300之上建立層，并且形成在電氣上將電容器300連接到外殼的頂層和/或底層和/或其它層的通道，將電容器300嵌入外殼內。如后面將要詳細描述的，在其它實施例中，可以按照許多其它結構并且利用各種其它連接技術，將電容器300連接到集成電路、封裝、插座或PC板，或者嵌入或集成在集成電路、封裝、插座或PC板內。
圖8示出按照本發(fā)明一個實施例的，用于制作多層陣列電容器(例如，圖3的電容器300)的流程圖。應該將圖8與圖9-11結合起來看，圖9-11為示出按照本發(fā)明一個實施例的，制作多層陣列電容器的各個階段的示意性截面圖。在各種實施例中，可以利用陶瓷多層、有機或者薄膜工藝構成多層陣列電容器(例如，圖3的電容器300)。為了便于描述，伴隨著對應用于有機或薄膜工藝變化的描述，結合圖8，對形成陶瓷多層電容器的方法進行描述。由于對本領域技術人員來說，在所有這些技術中使用的具體制作技術是眾所周知的，因此本說明中不包括這些制作技術的具體細節(jié)。
本方法由框802中制作多層結構(例如，圖9的結構900)開始。結構900包括多層電容902、904、906，每層具有被絕緣材料分開的、加工成圖案的多層導電材料910、912、914。盡管在圖9中示出三層902、904、906以及十五層910、912、914，但是在其它實施例中，結構900中可以包括更多或者更少層和/或層。
在一個實施例中，利用陶瓷多層處理技術形成結構900。首先，將導電層910、912、914絲網印刷到各個陶瓷層上。然后將這些層對齊、疊放在一起并且固定就位，形成結構900。
在利用有機或者薄膜技術構成結構900的另一個實施例中，利用一種建立工藝形成結構900。這種組成工藝主要包括按照順序在彼此的頂部構成絕緣材料層和導電材料層，并且將絕緣材料層和導電材料層加工出圖案。
可以由不同的導電材料，如厚的或者薄的薄膜鎳或薄膜銅、噴鍍導體或者鋁蓋層(aluminum cap layer)，構成導電層910、912、914，盡管在不同的實施例中也可以使用其它合適的導電材料。雖然在不同的實施例中也可以使用其它絕緣材料，但是，在層910、912、914之間的絕緣材料可以是，例如，鈦酸鋇陶瓷、高分子薄膜或氧化鋁層。雖然也可以使用具有較高或較低ε值(電阻率)的絕緣材料，但是，在一個實施例中，絕緣材料具有范圍在2000-5000的很高的ε值。此外，在一個實施例中，絕緣層非常薄。例如，絕緣層可以在1-30微米的范圍以內，盡管在其它實施例中絕緣層可以更厚或者更薄。
在框804中，通過結構的頂面1010形成通道孔(例如，圖10的孔1002、1004、1006)。利用陶瓷多層技術，通過對陶瓷層和導電層進行疊壓裝配，形成通道孔1002、1004、1006。在另一個實施例中，在將層對齊和疊壓之前，在每個陶瓷層中形成通道孔1002、1004、1006。因此，框802和804應該是組合處理。在利用有機或者薄膜建立技術的另一些實施例中，在建立層期間或者之后，形成通道孔1002、1004、1006。
在不同的實施例中，可以利用激光打孔、機械鉆孔和/或機械擠壓或沖壓形成通道孔。通道孔1002、1004、1006在各層902、904、906的層之間以及結構的頂面形成開口。在一個實施例中，某些孔1006還形成對結構的底面1012的開口。例如，孔1002形成對層902的某些層910的開口，孔1004形成對層902、904的某些層910、912的開口，而孔1006形成對層902、904、906的某些層910、912、914的開口。在一個實施例中，將孔1006延伸到電容器的底面，從而最終可以在底面對通道進行電氣連接。
如前所述，孔1002、1004、1006形成向層910、912、914中每隔一層的開口。在這種方法中，可以按照交替的方式，每隔一層，將層連接到電源或地，由此給分開層910、912、914的絕緣材料的兩邊提供電容電荷。
在框806中，將導電通道的材料沉積在通道孔中，形成到結構的頂面和底面的導電通道(圖11的1102、1104、1106)。在框808中，在利用陶瓷多層技術的一個實施例中，用金屬和玻璃粉漿料填充通道孔，按照共燒(cofire)工藝將其與陶瓷一起共燒。在其它實施例中，用金屬材料對通道孔進行噴射沉積或電鍍。在在建立過程中形成通道的另一些實施例中，可以在建立層的過程中填充通道孔。在這些實施例中，框802、804和808應該是組合工藝。在不同的實施例中，通道材料可以包括銅、鎳或其它合適的導體。
在框810中，在完成了電容器結構和通道之后，在電容器的頂面和底面上形成連接器(例如，圖3的連接器340、342)。在一個實施例中，由適合回流焊接的材料或者適合于在將電容器嵌在襯底上或者嵌入如封裝、內插器、插座或PC板的外殼中之后接入的材料構成連接器。
在一個實施例中，將多個電容器一起形成。這樣，在形成電容器之后，在框812中，將它們分成單數(singulate)。例如，可以利用激光或機械鋸將電容器分成單數。在另一個實施例中，單獨形成每個電容器，并且不需要進行分成單數。在將電容器分成單數之后，該方法結束。
盡管并不總需要或者希望在制作電容器并且將它們分成單數之后對電容器進行封裝，但是，在某些情況下，可能需要進行封裝處理?？梢岳帽绢I域技術人員所熟知的技術對每個電容器進行封裝。例如，可以利用模制塑料、壓制陶瓷、疊層陶瓷/塑料或者其它本領域技術人員所熟知的技術對電容器進行封裝。在某些將電容器嵌入外殼中或者直接附著在集成電路上的應用中，可能不希望對電容器進行封裝。在這種情況下，不進行封裝。如前所述，可以按照被安裝在如封裝、插座、內插器和/或PC板的外殼之上或者嵌入外殼中的分立器件來實施圖3所示的電容器。在另一些實施例中，可以在制造外殼的過成中將電容器集成在這種外殼中。
圖12示出按照本發(fā)明一個實施例的，被集成在電子電路封裝1202中的陣列電容器的截面圖。在它的層內，封裝1202包括由這里被稱為“中心層”的兩層電容1210、1212構成的集成電容器。層1210、1212的每層包括多層被絕緣材料分開的加工成圖案的導電材料1220、1222。
利用這里稱為“電容器通道”的通道1230、1232將集成電容器與其它封裝層和/或封裝1202的頂部或底部電氣連接。電容器通道1230電氣連接到頂層1210的層1220，電容器通道1232電氣連接到頂層和底層1210、1212的層1220、1222。
在一個實施例中，在集成電路1240與頂層1210之間存在一個或多個加工成圖案的導電的過渡層1250。過渡層1250在電容器通道1230、1232的節(jié)距(即，中心到中心的距離)與電路片側連接器1242的節(jié)距之間提供節(jié)距轉換。也可以利用過渡層1250按照其它范圍對其它焊盤和電路片凸起的節(jié)距進行節(jié)距轉換。在可以將電容器通道1230、1232的節(jié)距與電路片凸起1242的節(jié)距更緊密匹配的另一個實施例中，可以將過渡層1250去掉或者用于其它目的。在另一個實施例中，可以將嵌入式電容器結構的頂層1210的兩層或多層用來提供節(jié)距轉換，因此不需要過渡層1250。封裝1202還包括用于在集成電路1240與封裝1202的一個或多個附加層1270之間傳送信號的信號通道1260。這些也稱為“扇出層(fan-out layer)”的附加層1270能夠將在信號通道1260上傳送的信號輸出到在封裝1202的底面(即，連接側)上的焊盤1272和連接器1280。扇出層1270還能夠將電源和地線從焊盤1272和連接器1280連接到多層電容器結構的層1212、1210。換句話說，扇出層1270在連接側焊盤1272的節(jié)距與電路片凸起1242的節(jié)距和/或對應于最低層1212的通道1232之間提供節(jié)距轉換。例如，扇出層1270可以提供從用于連接側焊盤1272的450微米到用于電路片凸起1242的150微米的節(jié)距轉換。
在另一個實施例中，通過對在層1210、1212中的通道節(jié)距進行適當設計，可以實現用于電源和地線的某些或所有需要的節(jié)距轉換。再次參照圖5-7，很明顯，在頂層中的通道節(jié)距(圖5)小于在下面層(圖6和7)中的通道節(jié)距。因此，當需要某種用于電源和地的節(jié)距轉換時，可以通過設計在頂層和下層中的通道之間的特定節(jié)距來全部或部分實現這種節(jié)距轉換。
例如，假設電路片凸起的節(jié)距是150微米，而連接側焊盤的節(jié)距是450微米。在這種情況下，頂層1210可以具有150微米的通道節(jié)距，而底層1212可以具有450微米的通道節(jié)距。在另一些實施例中，如果實施的是多于兩層的電容，則通道節(jié)距可以從頂層到底層逐漸增加，直到實現需要的節(jié)距轉換為止。
盡管通過順序地將下層的通道節(jié)距逐漸增加來實現用于電源和地的全部節(jié)距轉換可能是理想的，但是，利用層之間的節(jié)距變化僅完成部分節(jié)距轉換也可能是理想的。利用電路片凸起節(jié)距是150微米而連接側焊盤節(jié)距是450微米的上述例子，可以將層1210、1212用于將通道之間的節(jié)距轉換到某個中間值，例如300微米。然后，如前所述，利用扇出層1270完成從300微米到450微米的節(jié)距轉換。
以上結合圖3-7，詳細描述了集成電容器結構的電氣特性?；旧希摻Y構給附著到封裝1202的集成電路1240提供了兩個附加級去耦電容。頂層1210在很低電感的情況下提供較低等級的電容，而底層1212在較高電感的情況下提供較高等級的電容。
在某些情況下，可能需要給集成電路提供更多級的低電感去耦電容。或者，可能需要在集成電路中心下面有一層或多層電容，而在不是集成電路下面的區(qū)域中有一個或多個附加層電容。
在示出按照本發(fā)明另一實施例的被集成在電子電路封裝1302中的陣列電容器的截面圖的圖13中，示出一個提供這種附加電容的實施例。圖13所示的封裝1302與圖12所示的封裝1202的相似之處在于封裝1302至少包括一個位于附著到封裝1302的集成電路1340下面的中心電容層1310、1312。此外，封裝1302包括一個或多個過渡層1350、扇出層1370、電容器通道1330和信號通道1360。
但是，與圖12所示實施例不同，圖13所示實施例還包括一個或多個位于不在集成電路1340下面的封裝區(qū)域中的附加電容層1380。這些稱為“外圍層”的附加層1380至少包括兩層加工成圖案的導電材料1382。在一個實施例中，按照交替的方式，每隔一層，將層1382中的一層連接到電源或地，從而建立層兩邊的電容電荷。
在一個實施例中，通過大致位于中心層1310、1312和外圍層1380下面的扇出層1370進行中心層1310、1312與外圍層1380之間的連接。在另一個實施例中，可以通過位于集成電路1340與層1310、1312和1380之間的過渡層1350將中心層1310、1312與外圍層1380連接。盡管這樣可能減少了電氣距離并且由此減少了外圍層1380與集成電路1340之間的電感，但還需要另外的過渡層。這些另外的過渡層(沒有示出)會增加電氣距離，并且由此增加集成電路1340與中心層1310、1312之間的電感。
在另一個實施例中，可以利用層1310、1312和1380中的兩層或多層將中心層1310、1312與外圍層1380連接，因而不需要扇出層1370來提供這種連接。如結合圖12所描述的，在一個實施例中，也可以將扇出層1370用于電路片凸起1342的節(jié)距與連接側焊盤1372的節(jié)距之間的節(jié)距轉換。在一個實施例中，如前所述，可以通過對電容器結構的通道1330的節(jié)距進行設計，全部或者部分提供用于電源和地線的節(jié)距轉換。
由于外圍層1380在電路上不靠近集成電路1340，因此，它們對需要增加電容的響應比中心層1310、1312更慢。但是，外圍層1380將增大由中心層1310、1312提供的附加的去耦電容的大小。
可以利用本領域技術人員所熟知的各種技術和材料制作圖12和13所示的封裝1202、1302。例如，可以利用多層陶瓷、有機、薄膜或其它封裝技術構成封裝1202、1302。此外，可以利用如表面安裝、粘結導線和/或其它技術的各種互連技術將集成電路連接到封裝。此外，封裝1202、1302可以被過孔安裝或表面安裝到下一個低級互連(例如，內插器、插座或PC板)。
盡管在圖12和13中示出兩層內部電容1210、1212、1310、1312，一層外部電容1380，兩個過渡層1250、1350以及三個扇出層1270、1370，但是，在不同的實施例中可以實施更多或更少的層、過渡層和/或扇出層。例如，如前所述，可以利用電容器層1210、1212、1310、1312的層代替實施過渡層1250、1350和/或扇出層1270、1370的功能，因而不需要過渡層和/或扇出層。此外，包括在每層中的層1220、1222、1320、1322的數量可以比圖12和13所示的更多或更少。最后，電容器以及連接每層的信號通道1230、1232、1330、1332、1334的數量，以及電路片側連接器1242、1342和連接側連接器1280、1380的數量和方向可以與圖12和13所示的數量不同。
圖14示出按照本發(fā)明一個實施例的，包括具有多級電容的集成陣列電容器的電子電路封裝1400的頂視圖。封裝1400包括大致位于將附著到封裝1400的集成電路的下面和中心的中心區(qū)域1404。在這個區(qū)域1404中，由一個或多個電容層(例如，圖13的層1310、1312)構成中心電容器。
封裝1400還包括第二區(qū)域1406。在一個實施例中，第二區(qū)域也大致位于集成電路的下面，但是在中心區(qū)域1404邊界的外面。第二區(qū)域1406包括信號通道(例如，圖13的通道1360)和各種導電層的部分。
最后，封裝1400包括不位于將附著到封裝1400的集成電路的下面的外圍區(qū)域1408。在一個實施例中，外圍區(qū)域1408包括由一個或多個電容層(例如，圖13的層1380)構成的一個或多個外圍電容器。在一個實施例中，通過扇出層(例如，圖13的層1370)將在中心區(qū)域1404中的中心電容器與在外圍區(qū)域1408中的外圍電容器電氣連接。在另一個實施例中，通過電容器的兩層或多層將中心電容器與外圍電容器電氣連接，不需要扇出層。
盡管將圖13和14所示的電容器描述為被集成在外殼中，但是，也可以按照分立器件來實施該電容器。如此，將取消各種信號通道(例如，圖13的通道1360)，并且可以使存在信號通道的區(qū)域(例如，圖14的第二區(qū)域1406)減小尺寸或者取消。此外，該器件可以不連接集成電路。
圖15示出按照本發(fā)明一個實施例的，用于在封裝中制作具有多級電容的集成陣列電容器的方法的流程圖。在不同的實施例中，可以利用多層陶瓷、有機或薄膜工藝構成封裝和集成陣列電容器。為了便于說明，伴隨著對應用有機或薄膜工藝的變化的描述，結合圖15，對用于構成陶瓷多層外殼的方法進行描述。由于本領域技術人員熟知在所有這些技術中使用的具體制作技術，因此，本說明中不包括這些制作技術的具體細節(jié)。
在框1502中，該方法從制作作為外殼(例如，封裝、內插器、插座或PC板)的集成部分的多層電容器結構(例如，圖12和13的結構1202和1302)開始。該結構包括多個電容層，每層具有多層被絕緣材料分開的加工成圖案的導電材料。
在一個實施例中，利用陶瓷多層處理技術構成外殼和電容器結構。首先，將導電層絲網印制在各個陶瓷層上。然后將這些層對齊，彼此疊放并且固定就位，形成多層外殼和電容器結構。
在利用有機或者薄膜技術構成外殼和電容器的另一個實施例中，使用建立工藝(build up process)。建立工藝主要包括按照順序在彼此的頂部形成絕緣材料層和導電材料層并且加工出圖案。
可以利用本領域技術人員所熟知的各種技術和材料制作封裝和電容器結構。例如，封裝和電容器結構可以是多層陶瓷(例如，壓制陶瓷、高溫共燒陶瓷、低溫共燒陶瓷或陶瓷球柵格陣列(ceramic ball gridarray))、有機或薄膜(例如，前鑄或者后鑄塑料、疊片塑料或者塑料球柵格陣列)或者其它類型的外殼(例如，帶球柵格陣列(tape ballgrid array)、晶片規(guī)模的封裝(chip scale package)、邊緣澆鑄的球柵格陣列(edge molded ball grid array)、倒裝晶片球柵格陣列(flip chip ball grid array)或者其它封裝類型)。
可以由如厚的或者薄的鎳薄膜、銅薄膜，噴鍍導體或者鋁蓋層(aluminum cap layer)等不同材料構成不同的導電層，盡管在不同的實施例中，也可以使用其它合適的導電材料。雖然在不同的實施例中也可以使用其它絕緣材料，但是，在層之間的絕緣材料可以是，例如，鈦酸鋇陶瓷、高分子薄膜或氧化鋁層。雖然也可以使用具有更高或更低ε值的絕緣材料，但是，在一個實施例中，絕緣材料具有范圍在2000-5000的很高的ε值。此外，在一個實施例中，絕緣層非常薄。例如，絕緣層可以在1-30微米的范圍以內，盡管在其它實施例中絕緣層可以更厚或者更薄。
在框1504中，通過外殼的頂面形成通道孔。利用多層陶瓷技術，通過對陶瓷和導電層進行疊壓裝配形成通道孔。在另一個實施例中，在將層對齊和疊放之前，在每個陶瓷層中形成通道孔。因此，框1502和1504應該是組合處理。在利用有機或者薄膜建立技術的另一些實施例中，在建立層之后或者期間，形成通道孔。
在不同的實施例中，可以利用激光打孔、機械鉆孔和/或機械擠壓或沖壓形成通道孔。在一層或多層中心電容器與外殼的頂面之間通道孔形成開口。
在一個實施例中，對于中心電容器的層，每個通道孔每隔一層形成一個開口。按照這樣的方法，以交替的方式，可以將層每隔一層連接到電源或地，由此在將層分開的絕緣材料的兩邊提供電容電荷。
在框1506中，將導電通道的材料沉積在通道孔中，形成到達外殼頂面的導電通道。在使用陶瓷多層技術的一個實施例中，用金屬和與陶瓷一起共燒的玻璃粉漿料填充通道孔。在其它實施例中，用金屬材料對通道孔進行噴射沉積或電鍍。在在建立過程中形成通道的另一個實施例中，可以在建立層的過程中填充通道孔。在這些實施例中，框1502和1504應該是組合工藝。在不同的實施例中，通道材料可以包括銅、鎳或其他合適的導體。
然后，在框1508中完成外殼制作。在使用有機或薄膜技術的實施例中，完成外殼制作可能需要建立導電材料和/或絕緣材料的附加層。此外，通過提供到達集成電路和/或下一級互連的連接器完成外殼制作。例如，可以利用粘結導線或表面安裝技術將外殼連接到集成電路。此外，可以將外殼過孔安裝或表面安裝到下一級互連。在完成外殼制作之后，該方法結束。
在各種實施例中，可以將結合圖15描述的結構集成在不同類型的外殼中，如封裝、內插器、插座或PC板。將結構集成在具體外殼中的方法取決于制作外殼所使用的技術。對本領域技術人員來說，許多不同的技術是已知，因而這里不對這些技術進行詳細討論。
如前所述，可以將如圖3、12和13所示的結構安裝在集成電路封裝、內插器、插座和/或PC板上，或者嵌入或集成在其中。圖16示出集成電路封裝1604、內插器1606、插座1608和PC板1610，它們當中的每一個都包括按照本發(fā)明各個實施例的一個或多個安裝的、嵌入的和/或集成的電容器。
從圖16的頂部開始，利用集成電路封裝1604外殼集成電路1602。集成電路1602包括通過連接器(沒有示出)電氣連接到集成電路封裝1604的一個或多個電路。
集成電路1602可以是任意類型數量的集成電路。盡管在其它實施例中，集成電路1602可以是存儲器件、特定用途集成電路、數字信號處理器或其它類型的器件，但是，在本發(fā)明一個實施例中，集成電路1602是微處理器。在所示的例子中，集成電路1602是“倒裝晶片”型集成電路，表示晶片上的輸入/輸出端可以出現在其表面上的任意位置。在已經準備好附著到集成電路封裝1604的芯片之后，將其倒轉并且通過焊接塊或焊接球附著到在集成電路封裝1604頂面上的相配的焊盤上?；蛘撸玫竭_集成電路封裝1604頂面上的焊盤的粘結導線，可以對集成電路1602進行導線粘結，將輸入/輸出端連接到集成電路封裝1604。
在集成電路1602中的一個或多個電路起負載的作用，它們可能需要電容、噪聲抑制和/或電壓緩沖。在本發(fā)明的一個實施例中，通過安裝在封裝1604之上或者嵌入或集成在其中的電容器1603提供一部分這樣的電容。
按照這樣的方式，給集成電路1602提供一級或多級附加電容，當需要時，還提供電壓緩沖或噪聲抑制。緊密靠近這些片外電容表示每個電容具有相對較低的對電路片的電感路徑。在其它實施例中，將電容器1607、1609、1611安裝在內插器1606、插座1608、PC板1610或者它們的某種組合之上，或者嵌入或集成在內插器1606、插座1608、PC板1610或者它們的某種組合之中。
例如，利用如球柵格陣列連接1612的焊接連接將集成電路封裝1604與內插器1606耦合。在另一個實施例中，可以利用插針或其它連接形式將集成電路封裝1604電氣上和機械上連接到內插器1606。
通過在PC板1610上的插座1608將內插器1606耦合到PC板1610。在所示的例子中，內插器1606包括與插座1608中的互補的管腳孔緊密配合的管腳1614?；蛘?，可以利用如球柵格陣列連接的焊接連接，將內插器1606電氣上和機械上連接到PC板1610。在另一個實施例中，可以不用內插器而將集成電路封裝1604直接連接到插座1608和/或PC板1610。在這種實施例中，可以利用球柵格陣列或插針連接，在電氣上和機械上將集成電路封裝1604與PC板1610連接。在其它實施例中，還可以利用將集成電路封裝1604與PC板1610連接的其它方式。
例如，印刷電路板1610可以是計算機系統(tǒng)的主板。因此，它起將電源、地線和信號提供給集成電路1602的載體的作用。通過在PC板1610、插座1608、管腳1614、內插器1606和集成電路封裝1604之上或之中的跡線或平面(沒有示出)提供這些電源、地線和其它信號。
以上結合各個實施例所描述的結構可以形成通用電子系統(tǒng)的一部分。圖17示出按照本發(fā)明一個實施例的通用電子系統(tǒng)1700。例如，系統(tǒng)1700可以是計算機、無線或有線通信設備(例如，電話機、調制解調器、移動電話、尋呼機或收音機等)、電視機、監(jiān)視器或者實際上任意其它類型的電子系統(tǒng)。
電子系統(tǒng)位于一個或多個PC板上，并且包括微處理器1704、集成電路封裝1706、內插器1708、插座1709、總線1710、電源1711、信號處理器1712和存儲器1714等。按照本發(fā)明的各個實施例，集成電路封裝1706、內插器1708、插座1709和PC板包括安裝在其上或者嵌入或集成在其中的一個或多個電容器。為了在微處理器1704與耦合到總線1710的器件之間傳遞電源以及通信信號，集成電路封裝1706、內插器1708、插座1709將微處理器1704耦合到總線1710。在一個實施例中，總線1710將微處理器1704耦合到存儲器1714、電源1711以及信號處理器1712。但是，應該理解，在本發(fā)明的其它實施例中，可以通過不同的總線將微處理器1704耦合到存儲器1714、電源1711以及信號處理器1712。
結論隨著對將電容器加入通用電子系統(tǒng)的結構進行的描述，已經對各種電容器結構的實施例以及制作該結構的方法進行了描述。盡管將前述的尺寸和范圍考慮為典型的例子，但是，并不將本發(fā)明的不同實施例限制為這樣的尺寸或范圍。應該理解，工業(yè)方面的趨勢是通常為了相關的成本以及性能方面的利益而減小設備尺寸。
在前面對優(yōu)選實施例的詳細描述中，對構成其一部分的附圖進行了參考，這些附圖是通過示出可以實施本發(fā)明的特定優(yōu)選實施例而示出的。對這些實施例進行了足夠詳細的描述，以使本領域技術人員能夠實施本發(fā)明。
本領域一般技術人員應該理解，可以用打算達到相同目的的任何方案代替所示的特定實施例。例如，加工成圖案的導電材料附加層和用于傳送信號、電源和地線的互連可以存在于在附圖中示出的構成電容器結構的層與層之間、之上、之間或之下。
在上下文中已經對給電路片提供另外的片外電容的各種實施例進行了描述。根據這里的描述，本領域一般技術人員應該理解，本發(fā)明的方法和裝置也可以應用于許多需要具有到達電路負載的低電感路徑的電容器的其它應用。因此，所有這些應用應該屬于本發(fā)明的精神和范圍。
本申請應該覆蓋對本發(fā)明的任何修改或改變。因此，前面的詳細描述不應該理解為進行限制的意思，并且本領域技術人員應該理解，在不脫離如以下的權利要求所述的本發(fā)明的精神和范圍的情況下，可以對為了說明本發(fā)明的特性而已經描述和示出的部件和步驟在細節(jié)、材料和方案方面進行各種其它修改。
權利要求
1.一種電容器，該電容器包括一個第一電容層，該電容層包括被絕緣材料分開的加工成圖案的導電材料的多個第一層；第一數量的第一電容器通道，這些通道從所述電容器的頂面延伸過所述多個第一層，其中，某些所述第一電容器通道每隔一層與所述多個第一層中的一層電接觸，而其它所述第一電容器通道與所述多個第一層中剩下的層電接觸；一個第二電容層，電氣連接到所述第一電容層，包括加工成圖案的導電材料的多個第二層；以及第二數量的第二電容器通道，這些通道延伸過所述多個第二層，其中，某些所述第二電容器通道每隔一層與所述多個第二層中的一層電接觸，而其它所述第二電容器通道與所述多個第二層中剩下的層電接觸。
2.如權利要求1所述的電容器，其中，所述第二電容層大致位于所述第一電容層之下，并且所述第二電容器通道延伸過所述多個第一層，其中，某些所述第二電容器通道每隔一層與所述多個第一層中的一層電接觸，而其它所述第二電容器通道與所述多個第一層中剩下的層電接觸。
3.如權利要求2所述的電容器，其中，所述第一數量的第一電容器通道多于所述第二數量的第二電容器通道。
4.如權利要求2所述的電容器，其中，所述第二電容器通道延伸到所述電容器的底面，從而能夠在底面連接所述第二電容器通道。
5.如權利要求1所述的電容器，該電容器還包括至少一個附加電容層，電氣連接在所述第一電容層與第二電容層之間，包括多個加工成圖案的導電材料附加層；以及附加電容器通道，該電容器通道延伸過所述多個附加層，其中，某些所述附加電容器通道每隔一層與所述多個附加層中的一層電連接，而其它所述附加電容器通道與所述多個附加層中的剩下的層電連接。
6.如權利要求1所述的電容器，其中，所述電容器是一個分立器件。
7.如權利要求6所述的電容器，所述第一電容層位于所述電容器的中心區(qū)域，而所述第二電容層位于所述電容器的外圍區(qū)域。
8.如權利要求1所述的電容器，其中，所述電容器是一個陶瓷電容器。
9.如權利要求1所述的電容器，其中，所述第一電容層與所述第二電容層被集成在一個外殼中。
10.如權利要求9所述的電容器，其中，所述第一電容層位于所述外殼的中心區(qū)域，而所述第二電容層位于所述外殼的外圍區(qū)域。
11.一種外殼，該外殼包括一個第一電容層，該電容層包括被絕緣材料分開的加工成圖案的導電材料的多個第一層；第一數量的第一電容器通道，這些通道從所述電容器的頂面延伸過所述多個第一層，其中，某些所述第一電容器通道每隔一層與所述多個第一層中的一層電接觸，而其它所述第一電容器通道與所述多個第一層中剩下的層電接觸；一個第二電容層，包括加工成圖案的導電材料的多個第二層的該電容層被電氣連接到所述第一電容層；以及第二數量的第二電容器通道，這些通道延伸過所述多個第二層，其中，某些所述第二電容器通道每隔一層與所述多個第二層中的一層電接觸，而其它所述第二電容器通道與所述多個第二層中剩下的層電接觸。
12.如權利要求11所述的外殼，其中，所述第一電容層位于所述外殼的中心區(qū)域，而所述第二電容層位于所述外殼的外圍區(qū)域。
13.如權利要求12所述的外殼，其中，所述外殼是一個集成電路封裝，可以將一個集成電路安裝在所述中心區(qū)域之上，而不可以將所述集成電路安裝在所述外圍區(qū)域之上。
14.如權利要求11所述的外殼，其中，通過一個或多個加工成圖案的導電材料附加層將所述第一電容層與所述第二電容層電氣連接。
15.如權利要求14所述的外殼，其中，所述一個或多個加工成圖案的導電材料附加層大致位于所述第一層和所述第二層之下。
16.如權利要求11所述的外殼，該外殼還包括至少一個附加電容層，電氣連接在所述第一電容層與第二電容層之間，包括多個加工成圖案的導電材料附加層；以及附加電容器通道，該電容器通道延伸過所述多個附加層，其中，某些所述附加電容器通道每隔一層與所述多個附加層中的一層電氣連接，而其它所述附加電容器通道與所述多個附加層中的剩下的層電氣連接。
17.如權利要求11所述的外殼，其中，所述第二電容層大致位于所述第一電容層之下，并且所述第二電容器通道延伸過所述多個第一層，其中，某些所述第二電容器通道每隔一層與所述多個第一層中的一層電接觸，而其它所述第二電容器通道與所述多個第一層中剩下的層電接觸。
18.如權利要求17所述的外殼，其中，所述第一層、所述第二層、所述第一數量的第一電容器通道以及所述第二數量的第二電容器通道被包括在一個被嵌入所述外殼的分立電容器中。
19.如權利要求17所述的外殼，其中，所述第一層、所述第二層、所述第一數量的第一電容器通道以及所述第二數量的第二電容器通道被包括在一個被安裝在所述外殼之上的分立電容器中。
20.如權利要求17所述的外殼，其中，所述第一電容器通道的第一節(jié)距小于所述第二電容器通道的第二節(jié)距，從而提供電源和地的節(jié)距轉換。
21.如權利要求11所述的外殼，其中，所述外殼是包含集成電路封裝、內插器、插座和印刷電路板的組中的一個。
22.如權利要求11所述的外殼，其中，所述外殼是陶瓷外殼。
23.如權利要求11所述的外殼，其中，所述外殼是有機外殼。
24.一種制作電容器的方法，該方法包括如下步驟制作一個多層結構，該結構包括一個第一電容層和一個電氣連接到所述第一電容層的第二電容層，所述第一電容層具有被絕緣材料分開的加工成圖案的導電材料的多個第一層，而所述第二電容層具有加工成圖案的導電材料的多個第二層；形成第一數量的第一電容器通道，這些通道從所述電容器的頂面延伸過所述多個第一層，其中，某些所述第一電容器通道每隔一層與所述多個第一層中的一層電接觸，而其它所述第一電容器通道與所述多個第一層中剩下的層電接觸；以及形成第二數量的第二電容器通道，這些通道延伸過所述多個第二層，其中，某些所述第二電容器通道每隔一層與所述多個第二層中的一層電接觸，而其它所述第二電容器通道與所述多個第二層中剩下的層電接觸。
25.如權利要求24所述的方法，其中制作所述多層結構的步驟還包括大致在所述第一電容層的下面制作第二電容層，并且其中，形成所述第二數量的第二電容器通道的步驟包括形成延伸過所述多個第一層的所述第二電容器通道，其中，某些所述第二電容器通道每隔一層與所述多個第一層中的一層電接觸，而其它所述第二電容器通道與所述多個第一層中剩下的層電接觸。
26.如權利要求25所述的方法，其中，形成所述第二電容器通道的步驟包括將所述第二電容器通道延伸到所述電容器的底面，從而能夠在該底面與所述第二電容器通道進行電氣連接。
27.如權利要求25所述的方法，該方法還包括對所述多層結構進行封裝。
28.如權利要求24所述的方法，其中，制作所述多層結構的步驟包括在所述電容器的中心區(qū)域制作第一電容層，并且在所述電容器的外圍區(qū)域制作第二電容層。
29.如權利要求28所述的方法，其中，制作所述多層結構的步驟包括將所述多層結構制作為外殼的集成部分。
30.如權利要求29所述的方法，其中，將所述多層結構制作為外殼的集成部分的步驟包括將所述多層結構制作為集成電路封裝的集成部分，其中，可以將集成電路安裝在所述中心區(qū)域之上，并且不可以將該集成電路安裝在所述外圍區(qū)域之上。
全文摘要
一種電容器，該電容器包括按照不同的電感值給負載提供電容的多個層(圖3、12、13的302、304、306、1210、1212、1310、1312、1380)。每個層包括被絕緣材料分開的加工成圖案的導電材料的多個層(圖3、12、13的311－325、1220、1222、1320、1322、1382)。在一個實施例中，將層沿著垂直方向疊放，并且通過延伸過某些或全部層的通道(圖3、12的330、332、334、1230、1232)將層電氣連接。在另一個實施例中，使一個或多個層(圖13的1310、1312)位于電容器的外圍區(qū)域(圖14的1408)，并且使一個或多個層(圖13的1380)位于電容器的外圍區(qū)域(圖14的1408)。在該實施例中，通過一個或多個加工成圖案的導電材料附加層(圖13的1370)使中心層與外圍層電氣連接。可以將各個實施例中的電容器用作分立器件，可以將它們安裝外殼(例如，封裝、內插器、插座或PC板)之上或嵌入外殼之中，或者，可以將它們集成制作在外殼中。
文檔編號H01G4/38GK1484840SQ01821443
公開日2004年3月24日 申請日期2001年11月28日 優(yōu)先權日2000年12月29日
發(fā)明者L·E·莫斯利, H·多, D·G·費格羅爾, K·M·布朗, K·K·查克拉沃爾蒂, J·P·羅德里格茲, L E 莫斯利, 布朗, 查克拉沃爾蒂, 羅德里格茲, 費格羅爾 申請人:英特爾公司