壓和檢測(cè)電壓之間的比較能夠相對(duì)準(zhǔn)確。
[0022] 來(lái)自比較器（115)的輸出由放大器（125)接收。在一些示例中，放大器（125)包括 AC耦合電容器。電容器阻止直流電流（DC)，但允許交流電流（AC)傳遞到放大器（125)中。 放大器（125)包括三個(gè)輸入：來(lái)自比較器（115)的輸入、預(yù)置1以及重置0。放大器（125) 放大來(lái)自比較器（110)的AC輸出，并向直接置位-復(fù)位（SR)鎖存器（120)輸出結(jié)果（Q)。 SR鎖存器（120)用作采樣和保持模數(shù)轉(zhuǎn)換器。如果SR鎖存器（120)的輸入（?在預(yù)定閾 值以上，SR鎖存器（120)在輸出線Dout上輸出高數(shù)字信號(hào)。如果SR鎖存器（120)的輸入 在閾值以下，SR鎖存器（120)在輸出線Dout上輸出低數(shù)字信號(hào)。存儲(chǔ)器控制器接收來(lái)自 SR鎖存器（120)的數(shù)字信號(hào)以進(jìn)行處理和傳送?？赡艽嬖谟绊憟D1中示出的系統(tǒng)的測(cè)量結(jié) 果和操作的多個(gè)附加的部件和變量。
[0023] 圖2A是描述交叉點(diǎn)陣列的設(shè)置配置的示意圖。在此配置中，列SC(圖1)已被選 擇且被連接至動(dòng)態(tài)檢測(cè)電路（100,圖1)。參考行（Refo或Ref1)也已被選擇。檢測(cè)電壓 (Vs)被施加到未選擇的行，并且所選擇的行被連接至地電勢(shì)。這產(chǎn)生了圖2A中示出的分 壓器，其中，半選的交叉點(diǎn)器件的阻抗被表示為RHS，并且所選擇的交叉點(diǎn)器件的阻抗被示出 為RMf。一般來(lái)說(shuō)，術(shù)語(yǔ)"半選的"指連接至所選擇的行線和所選擇的列線中之一但不是連 接至所選擇的行線和所選擇的列線兩者的交叉點(diǎn)器件。術(shù)語(yǔ)"所選擇的"交叉點(diǎn)器件指連 接至所選擇的行和所選擇的列兩者的器件。在僅選擇一行和一列的情況下，僅存在一個(gè)所 選擇的交叉點(diǎn)器件。此所選擇的交叉點(diǎn)器件在所選擇的行和所選擇的列的交叉處插置在所 選擇的行和所選擇的列之間。例如，參照?qǐng)D1，如果列SC和行RefO被選擇，則所選擇的交叉 點(diǎn)器件為HighR，并且半選的交叉點(diǎn)器件為連接至所選擇的列SC和所有未選擇的行的所有 交叉點(diǎn)器件，包括a至x以及LowR的交叉點(diǎn)器件。可同時(shí)選擇多行和多列，以產(chǎn)生作為所 有所選擇的交叉點(diǎn)器件的組合的RMf的值。
[0024] RHS的值依賴(lài)于存儲(chǔ)在半選的器件中的數(shù)據(jù)值。因此，RHS不是固定值。V SETUP將是 檢測(cè)電壓的依賴(lài)于RHS和RMf之間的比率的部分。
[0025] 圖2B是描述交叉點(diǎn)陣列的第二配置的示意圖。在此配置中，相同的列SC被選擇， 但多個(gè)數(shù)據(jù)行a至n被選擇。分壓器的輸出為VSENSE，其由動(dòng)態(tài)檢測(cè)放大器（125,圖1)的比 較器（115,圖1)接收。動(dòng)態(tài)檢測(cè)放大器（125,圖1)將VSETUP與VSENSE相比較。下面的表1中 總結(jié)了交叉點(diǎn)電阻、比較器、以及放大器之間的關(guān)系。是并聯(lián)連接的Ra、Rb.....Rn的等 效電阻。
[0026]
【主權(quán)項(xiàng)】
1. 一種用于實(shí)施非易失性存儲(chǔ)器陣列邏輯的方法，包括： 將交叉點(diǎn)存儲(chǔ)器陣列配置在第一配置下； 將輸入電壓施加至在所述第一配置下的所述交叉點(diǎn)存儲(chǔ)器陣列，以產(chǎn)生設(shè)置電壓； 將所述交叉點(diǎn)存儲(chǔ)器陣列配置在第二配置下； 將所述輸入電壓施加至在所述第二配置下的所述交叉點(diǎn)存儲(chǔ)器陣列，以產(chǎn)生檢測(cè)電 壓；以及 將所述設(shè)置電壓和所述檢測(cè)電壓相比較，以對(duì)所述交叉點(diǎn)陣列中存儲(chǔ)的數(shù)據(jù)執(zhí)行邏輯 運(yùn)算。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述邏輯運(yùn)算為對(duì)所述交叉點(diǎn)存儲(chǔ)器陣列中存儲(chǔ) 的數(shù)據(jù)執(zhí)行的邏輯運(yùn)算，而不用將所述數(shù)據(jù)轉(zhuǎn)移到分離的存儲(chǔ)器。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述邏輯運(yùn)算為布爾邏輯運(yùn)算。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述第一配置和所述第二配置確定所執(zhí)行的所述 邏輯運(yùn)算的類(lèi)型。
5. 根據(jù)權(quán)利要求1所述的方法，其中將交叉點(diǎn)陣列配置在第一配置下包括：選擇參考 行和所選擇的列，其中連接至所述參考行的所有交叉點(diǎn)器件具有相同的電阻狀態(tài)。
6. 根據(jù)權(quán)利要求1所述的方法，其中將所述設(shè)置電壓和所述檢測(cè)電壓相比較包括：將 所述設(shè)置電壓和所述檢測(cè)電壓輸出到比較器。
7. 根據(jù)權(quán)利要求6所述的方法，其中如果所述設(shè)置電壓和所述檢測(cè)電壓實(shí)質(zhì)上不相 等，則所述比較器輸出電壓脈沖。
8. 根據(jù)權(quán)利要求6所述的方法，進(jìn)一步包括： 利用放大器接受所述比較器的輸出； 為所述放大器設(shè)置預(yù)置/重置值； 根據(jù)所述比較器的所述輸出，通過(guò)修改所述預(yù)置/重置值，在所述放大器中生成數(shù)字 值；以及 將所述數(shù)字值輸出至鎖存器。
9. 根據(jù)權(quán)利要求1所述的方法，其中在所述邏輯運(yùn)算的計(jì)算期間，所述交叉點(diǎn)存儲(chǔ)器 陣列的配置從所述第一配置切換到所述第二配置。
10. -種用于在電阻式非易失性交叉點(diǎn)存儲(chǔ)器陣列中實(shí)施布爾邏輯運(yùn)算的方法，包 括： 通過(guò)選擇所述交叉點(diǎn)存儲(chǔ)器陣列中的參考行和列來(lái)選擇所述邏輯布爾運(yùn)算，并且將預(yù) 置/重置值輸入至檢測(cè)電路中的放大器； 將輸入電壓施加至所述參考行，以產(chǎn)生設(shè)置電壓； 將所述設(shè)置電壓存儲(chǔ)在所述檢測(cè)電路中的存儲(chǔ)元件中； 選擇與所述交叉點(diǎn)存儲(chǔ)器陣列中的所選擇的列交叉的數(shù)據(jù)行，在所述交叉點(diǎn)存儲(chǔ)器陣 列中，在所選擇的數(shù)據(jù)行和所選擇的列的交叉處的交叉點(diǎn)器件存儲(chǔ)待由所述布爾邏輯運(yùn)算 進(jìn)行運(yùn)算的數(shù)據(jù)值； 將所述輸入電壓施加至所選擇的數(shù)據(jù)行，以產(chǎn)生檢測(cè)電壓； 利用比較器將所述檢測(cè)電壓與所述設(shè)置電壓相比較； 如果所述檢測(cè)電壓與所述設(shè)置電壓不同，從所述比較器輸出電壓脈沖； 如果未產(chǎn)生電壓脈沖，則從所述放大器向鎖存器輸出所述預(yù)置/重置值；以及 如果產(chǎn)生電壓脈沖，則利用所述放大器接受所述電壓脈沖、修改所述預(yù)置/重置值、以 及隨后將所修改的預(yù)置/重置值輸出至所述鎖存器。
11. 一種系統(tǒng)，包括： 電阻式非易失性存儲(chǔ)器陣列，包括至少一個(gè)參考行和數(shù)據(jù)行；以及 動(dòng)態(tài)檢測(cè)電路，包括動(dòng)態(tài)檢測(cè)放大器和數(shù)據(jù)鎖存器； 其中所述電阻式非易失性存儲(chǔ)器陣列和所述動(dòng)態(tài)檢測(cè)電路被配置為對(duì)存儲(chǔ)在所述電 阻式非易失性存儲(chǔ)器陣列內(nèi)的數(shù)據(jù)運(yùn)行布爾邏輯函數(shù)，而不使用外部邏輯門(mén)。
12. 根據(jù)權(quán)利要求11所述的系統(tǒng)，其中在運(yùn)行所述布爾邏輯函數(shù)期間，所述動(dòng)態(tài)檢測(cè) 電路直接訪問(wèn)所述電阻式非易失性存儲(chǔ)器陣列中的數(shù)據(jù)。
13. 根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述電阻式非易失性存儲(chǔ)器陣列包括： 第一配置，在所述第一配置下，第一參考行和所選擇的列產(chǎn)生第一分壓器；以及 第二配置，在所述第二配置下，至少一個(gè)數(shù)據(jù)行和所選擇的列產(chǎn)生第二分壓器。
14. 根據(jù)權(quán)利要求13所述的系統(tǒng)，其中所述動(dòng)態(tài)檢測(cè)放大器包括： 存儲(chǔ)元件，用于存儲(chǔ)由所述第一分壓器輸出的設(shè)置電壓； 比較器，用于接受由所述第二分壓器輸出的檢測(cè)電壓，并用于將所述檢測(cè)電壓與所述 設(shè)置電壓相比較以產(chǎn)生比較器輸出；以及 放大器，用于接受所述比較器輸出，并用于利用所述比較器輸出修改預(yù)置/重置值以 產(chǎn)生所述布爾邏輯函數(shù)的數(shù)字結(jié)果。
15. 根據(jù)權(quán)利要求11所述的系統(tǒng)，其中所述至少一個(gè)參考行包括： 連接至多個(gè)交叉點(diǎn)器件的第一參考行，在所述第一參考行中，所述交叉點(diǎn)器件中的每 個(gè)包括高電阻狀態(tài)；以及 連接至多個(gè)交叉點(diǎn)器件的第二參考行，在所述第二參考行中，所述交叉點(diǎn)器件中的每 個(gè)包括低電阻狀態(tài)。
【專(zhuān)利摘要】一種用于實(shí)施非易失性存儲(chǔ)器陣列邏輯的方法包括：將交叉點(diǎn)存儲(chǔ)器陣列配置在第一配置下，并將輸入電壓施加至在所述第一配置下的所述交叉點(diǎn)陣列，以產(chǎn)生設(shè)置電壓。將所述交叉點(diǎn)陣列配置在第二配置下，并將輸入電壓施加至在所述第二配置下的所述交叉點(diǎn)陣列，以產(chǎn)生檢測(cè)電壓。將所述設(shè)置電壓與所述檢測(cè)電壓相比較，以對(duì)所述交叉點(diǎn)陣列中存儲(chǔ)的數(shù)據(jù)執(zhí)行邏輯運(yùn)算。還提供了一種用于執(zhí)行非易失性存儲(chǔ)器陣列邏輯的系統(tǒng)。
【IPC分類(lèi)】G11C16-06, G11C16-26
【公開(kāi)號(hào)】CN104756193
【申請(qǐng)?zhí)枴緾N201380055776
【發(fā)明人】弗雷德里克·佩納
【申請(qǐng)人】惠普發(fā)展公司，有限責(zé)任合伙企業(yè)
【公開(kāi)日】2015年7月1日
【申請(qǐng)日】2013年1月14日
【公告號(hào)】WO2014109771A1