非易失性存儲(chǔ)器陣列邏輯的制作方法
【專(zhuān)利說(shuō)明】非易失性存儲(chǔ)器陣列邏輯
【背景技術(shù)】
[0001] 非易失性存儲(chǔ)器陣列可用于存儲(chǔ)數(shù)字?jǐn)?shù)據(jù)。連接至存儲(chǔ)器陣列的檢測(cè)電路探測(cè)該 存儲(chǔ)器陣列內(nèi)的電阻器件的狀態(tài)，并向外部電路發(fā)送這些測(cè)量結(jié)果以進(jìn)行傳送和處理。數(shù) 字?jǐn)?shù)據(jù)的處理可包括執(zhí)行多種邏輯運(yùn)算。
【附圖說(shuō)明】
[0002] 附圖圖示出本文所描述原理的各種示例，且為說(shuō)明書(shū)的一部分。所圖示的示例僅 為示例，且不限制權(quán)利要求的范圍。
[0003] 圖1是根據(jù)本文所描述原理的一個(gè)示例的、連接至動(dòng)態(tài)檢測(cè)電路的交叉點(diǎn)陣列的 一部分的框圖。
[0004] 圖2A和圖2B是根據(jù)本文所描述原理的一個(gè)示例的、非易失性存儲(chǔ)器陣列的兩種 不同配置的電示意模型。
[0005] 圖3是示出根據(jù)本文所描述原理的一個(gè)示例的、各種邏輯類(lèi)型及其對(duì)應(yīng)的真值表 的圖表。
[0006] 圖4A是示出根據(jù)本文所描述原理的一個(gè)示例的、操作非易失性存儲(chǔ)器陣列及附 屬的動(dòng)態(tài)檢測(cè)電路以產(chǎn)生多種邏輯運(yùn)算的圖表。
[0007] 圖4B是根據(jù)本文所描述原理的一個(gè)示例的、用于產(chǎn)生圖4A中描述的邏輯運(yùn)算的 時(shí)序圖。
[0008] 圖5是示出根據(jù)本文所描述原理的一個(gè)示例的、用于利用非易失性存儲(chǔ)器陣列執(zhí) 行邏輯運(yùn)算的例示性方法的流程圖。
[0009] 在整個(gè)附圖中，相同的附圖標(biāo)記指代相似但不必是相同的元素。
【具體實(shí)施方式】
[0010] 數(shù)據(jù)可存儲(chǔ)在非易失性存儲(chǔ)器中以長(zhǎng)期保存。通常，此數(shù)據(jù)從非易失性存儲(chǔ)器被 轉(zhuǎn)移出到易失性存儲(chǔ)器供使用。然后，易失性存儲(chǔ)器中的數(shù)據(jù)可由處理器訪問(wèn)和處理。處 理器可對(duì)數(shù)據(jù)執(zhí)行包括布爾邏輯運(yùn)算的多種運(yùn)算。但是，將數(shù)據(jù)從一個(gè)存儲(chǔ)器轉(zhuǎn)移出到另 一個(gè)存儲(chǔ)器以使其可用于處理器，使邏輯運(yùn)算復(fù)雜，且花費(fèi)額外的時(shí)間和能量。
[0011] 本文所描述的原理致力于對(duì)數(shù)據(jù)執(zhí)行基本布爾運(yùn)算而不用將數(shù)據(jù)值轉(zhuǎn)移出非易 失性存儲(chǔ)器的系統(tǒng)及方法。在一個(gè)示例中，具有動(dòng)態(tài)檢測(cè)放大器的電阻式非易失性隨機(jī) 存取存儲(chǔ)器（NVRAM)陣列可被制造以作為多種布爾邏輯門(mén)（nAND(與門(mén)）、nNAND(非門(mén)）、 nOR(或門(mén)）、nNOR(或非門(mén)）、XOR(異或門(mén)）、以及XNOR(同或門(mén)））來(lái)發(fā)揮作用。為了執(zhí)行 此運(yùn)算，邏輯運(yùn)算周期被分成兩個(gè)部分（時(shí)間周期）：設(shè)置周期和檢測(cè)周期。NVRAM和動(dòng)態(tài)檢 測(cè)放大器在設(shè)置周期期間被配置為實(shí)施所期望的布爾邏輯運(yùn)算。例如，設(shè)置可包括從NVRAM 陣列選擇預(yù)定的行引用以及設(shè)置輸出鎖存器預(yù)置/重置值，以定義布爾邏輯運(yùn)算。在設(shè)置 周期之后，參考行失效（de-assert)并且包含輸入數(shù)據(jù)位的一行或多行被選擇（"檢測(cè)周 期"），以用于邏輯運(yùn)算周期的剩余部分。在"設(shè)置周期"期間創(chuàng)建的布爾邏輯在檢測(cè)周期期 間被應(yīng)用于輸入數(shù)據(jù)，以產(chǎn)生邏輯輸出值。邏輯輸出值被保留在動(dòng)態(tài)檢測(cè)放大器內(nèi)的鎖存 器中。因此，具有可配置邏輯的陣列可同時(shí)作為非易失性存儲(chǔ)器以及陣列邏輯門(mén)來(lái)發(fā)揮作 用。
[0012] 這允許對(duì)NVRAM陣列內(nèi)的數(shù)據(jù)執(zhí)行基本的布爾邏輯運(yùn)算，而不用將該數(shù)據(jù)讀/寫(xiě) 到不同的存儲(chǔ)器。這些邏輯運(yùn)算允許查找、比較以及分析數(shù)據(jù)。由于數(shù)據(jù)沒(méi)有被移到陣列 外的邏輯電路，因此可非常迅速地執(zhí)行一個(gè)或多個(gè)所期望的邏輯運(yùn)算。
[0013] 在下列描述中，為了解釋的目的，闡述了諸多特定細(xì)節(jié)以提供對(duì)本系統(tǒng)及方法的 透徹理解。但是，本領(lǐng)域技術(shù)人員將顯而易見(jiàn)的是，可在不具有這些特定細(xì)節(jié)的情況下實(shí)施 本裝置、系統(tǒng)及方法。說(shuō)明書(shū)中對(duì)"一種示例"或類(lèi)似語(yǔ)言的引用意味著結(jié)合該示例所描述 的具體特征、結(jié)構(gòu)或特性被包括在至少該一個(gè)示例中，但不一定在其他示例中。
[0014] 圖1是連接至高速動(dòng)態(tài)檢測(cè)電路（100)的電阻式NVRAM交叉條陣列（105)的一部 分的框圖。電阻式交叉條陣列（105)具有在垂直的列線上交叉的多條水平行線。但是，行 線和列線之間的方位角可變。每條行線跨過(guò)所有列線，并且在交叉處與每條列線緊密接觸。 電阻式存儲(chǔ)器元件（例如，把8111?、1〇￥1?、&、13~11~1)在每個(gè)交叉處形成行線和列線之間的 接合點(diǎn)。數(shù)據(jù)值可存儲(chǔ)在交叉條陣列的每個(gè)存儲(chǔ)器元件（交叉點(diǎn)器件）中，以根據(jù)所選擇 的約定利用存儲(chǔ)器元件的高電阻狀態(tài)來(lái)表示邏輯"〇"位值，并且利用低電阻狀態(tài)來(lái)表示邏 輯" 1"位值，或者利用存儲(chǔ)器元件的高電阻狀態(tài)來(lái)表示邏輯" 1"位值，并且利用低電阻狀態(tài) 來(lái)表示邏輯"〇"位值。存儲(chǔ)在交叉點(diǎn)器件處的位值可通過(guò)確定憶阻器的電阻狀態(tài)來(lái)"讀"或 "檢測(cè)"。例如，交叉點(diǎn)器件可為憶阻器、電阻式隨機(jī)存取存儲(chǔ)器（ReRAM)、導(dǎo)電橋接隨機(jī)存取 存儲(chǔ)器（CBRAM)、相變存儲(chǔ)器（PRAM、PCRAM)、或其他類(lèi)型的存儲(chǔ)器。例如，交叉點(diǎn)器件可為 基于鈣鈦礦（例如，Sr(Zr) 1103或PCMO)、過(guò)渡金屬氧化物（例如，NiO或TiO2)、硫族化合物 (例如，66251^^5或AglnSbTe)、固體電解質(zhì)材料（例如，GeS、GeSe、或Cu2S)、有機(jī)電荷轉(zhuǎn)移 復(fù)合物（例如，CuTCNQ)、有機(jī)給體-受體系統(tǒng)（例如，A1AIDCN)、以及各種其它材料和分 子系統(tǒng)的電阻式存儲(chǔ)器。
[0015] 為了對(duì)特定的交叉點(diǎn)器件尋址，選擇合適的行線和列線。理想地，僅所選的行線和 所選的列（SC)線的交叉處的交叉點(diǎn)器件會(huì)影響測(cè)量結(jié)果。但是，存在多個(gè)其他因素，包括 穿過(guò)其他憶阻器的可能混淆電阻測(cè)量結(jié)果的泄漏路徑。雖然僅圖示出六條行線和兩條列 線，但該陣列可包括成百或上千條行線和列線。
[0016] 在讀或編程電壓被施加到特定一對(duì)行線和列線時(shí)，所施加電流的相當(dāng)一部分穿過(guò) 該行線和列線的交叉處的憶阻器。可單獨(dú)或與任意其他行結(jié)合選擇各行中的任一行。例如， 可一起選擇行a和b。
[0017] 上兩行（RefO和Refl)為參考行。這些行中的可編程電阻器被預(yù)編程為具有特定 電阻值。例如，第一行RefO可包括已被編程為高電阻狀態(tài)且表示數(shù)字"0"的憶阻器件。第 二行Refl可包括已被編程為低電阻狀態(tài)且表示數(shù)字"1"的憶阻器件。
[0018] 除了參考行，存在x個(gè)數(shù)據(jù)行。這些行標(biāo)記為行a、行b…行n…以及行X。行b、行 n以及行x之間的點(diǎn)序列表示包含未圖示的附加行。例如，x可為約10至1000。在邏輯運(yùn) 算期間，可選擇該x行的任意組合。
[0019] 列也被選擇。在此示例中，數(shù)據(jù)總線（"DB"）連接至所選擇的列（"SC")。未選擇 的列被表示為"UC"。行和所選擇列的交叉處的交叉點(diǎn)器件被示出并被標(biāo)記為HighR、LowR、 a、b、n 以及x。
[0020] 圖1還示出動(dòng)態(tài)檢測(cè)電路（100)，動(dòng)態(tài)檢測(cè)電路（100)包括動(dòng)態(tài)檢測(cè)放大器（110) 和直接置位-復(fù)位（SR)鎖存器（120)。動(dòng)態(tài)檢測(cè)電路被配置為對(duì)存儲(chǔ)器陣列（105)內(nèi)的 交叉點(diǎn)器件的狀態(tài)進(jìn)行測(cè)量，并且實(shí)施各種邏輯運(yùn)算。動(dòng)態(tài)檢測(cè)放大器（110)包括比較器 (115)和高速放大器（125)。一般，比較器（115)自動(dòng)調(diào)零以減少偏移誤差，并將參考（"設(shè) 置"）電壓存儲(chǔ)在存儲(chǔ)元件（117)中。存儲(chǔ)元件（117)可具有允許其存儲(chǔ)參考電壓的多種 配置。例如，存儲(chǔ)元件可包括用于保持與參考電壓成比例的電荷的電容器、以及控制用于電 容器的充電/放電的RC時(shí)間常量的一個(gè)或多個(gè)電阻器。
[0021] 此參考電壓表示已知的電阻參考憶阻器及陣列（105)內(nèi)的其它寄生電阻。然后， 比較器（115)將所存儲(chǔ)的參考電壓與所檢測(cè)的電壓相比較。例如，參考電壓可保持在存儲(chǔ) 元件（117)中的電容器中。當(dāng)陣列配置被切換以產(chǎn)生所檢測(cè)的電壓時(shí)，比較器（115)的一 個(gè)輸入將直接連接至陣列（105)，并且比較器（115)的第二輸入直接連接至存儲(chǔ)元件（117) 中的電容器。因此，在短暫的一段時(shí)間內(nèi)，比較器（115)接收設(shè)置電壓和檢測(cè)電壓兩者以用 于比較。隨著存儲(chǔ)元件（117)中的電容器放電，施加至比較器（115)的此輸入的電壓將逐 漸下降。但是，與存儲(chǔ)元件（117)中的電容器（115)的RC時(shí)間常量相比，比較器（115)進(jìn) 行的電壓比較相對(duì)快速地發(fā)生。因此，設(shè)置電