專利名稱：使用低工作電流的串行存取存儲(chǔ)器數(shù)據(jù)取出電路及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種使用低工作電流的串行存取存儲(chǔ)器(以后稱為SAM)數(shù)據(jù)取出電路及其方法，特別是這樣一種SAM數(shù)據(jù)取出電路及其方法，其中通過(guò)將數(shù)據(jù)讀出時(shí)間和數(shù)據(jù)輸出時(shí)間相互分開(kāi)而減小峰值電流，并且通過(guò)在串行取數(shù)期間避免不必要的電流消耗而減小工作電流。
一般來(lái)說(shuō)，在一個(gè)雙端口DRAM(直接隨機(jī)存取存儲(chǔ)器)中，第一端口的結(jié)構(gòu)與普通的DRAM端口結(jié)構(gòu)一樣，而第二端口由一個(gè)串行數(shù)據(jù)寄存器和一個(gè)以串行方式輸入/輸出數(shù)據(jù)的電路組成。
與普通的DRAM不同，這種雙端口DRAM能夠獨(dú)立輸出數(shù)據(jù)，并且經(jīng)雙端口進(jìn)行數(shù)據(jù)取出，其結(jié)果是與普通的DRAM相比，電能消耗相當(dāng)大。
因此，如果雙端口DRAM要避免與普通的DRAM相比電能消耗過(guò)大的問(wèn)題，就必需以最小的電能消耗進(jìn)行數(shù)據(jù)取出。
本發(fā)明的目的是提供一種SAM數(shù)據(jù)取出電路及其方法，其中通過(guò)將數(shù)據(jù)讀出時(shí)間和數(shù)據(jù)輸出時(shí)間相互分開(kāi)而減小電能消耗。
為達(dá)此目的，本發(fā)明的方法具有以下特征根據(jù)串行計(jì)數(shù)時(shí)鐘產(chǎn)生一個(gè)地址;對(duì)列地址譯碼以選擇數(shù)據(jù);對(duì)數(shù)據(jù)讀出操作進(jìn)行模仿(modelling)，直到所選數(shù)據(jù)通過(guò)一條輸入/輸出線送至一個(gè)輸入/輸出讀出放大器;根據(jù)模仿的時(shí)間，將數(shù)據(jù)讀出操作和數(shù)據(jù)輸出操作分開(kāi);然后從SAM取出數(shù)據(jù)。
此外，為達(dá)上述目的，本發(fā)明的SAM數(shù)據(jù)取出電路包括一個(gè)串行計(jì)數(shù)器，通過(guò)對(duì)一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)計(jì)數(shù)而輸出一個(gè)串行地址;一個(gè)列譯碼器，用于選擇一個(gè)輸入/輸出門(mén);一個(gè)輸入/輸出讀出放大器，用于放大經(jīng)輸入/輸出門(mén)和輸入/輸出線提供的數(shù)據(jù);以及一個(gè)數(shù)據(jù)輸出緩沖器，用于向一條輸入/輸出通路提供經(jīng)讀出放大器放大的數(shù)據(jù)。
本發(fā)明的電路的進(jìn)一步特征在于它還包括一個(gè)列預(yù)譯碼器，用于當(dāng)收到一個(gè)由串行計(jì)數(shù)器輸出的串行地址之后，輸出一個(gè)列譯碼器選擇信號(hào);
一個(gè)串行譯碼禁止電路，用于在收到一個(gè)從跟蹤電路發(fā)出的跟蹤檢測(cè)信號(hào)時(shí)，向列預(yù)譯碼器輸出一個(gè)禁止信號(hào)，并且當(dāng)收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)之后，向列預(yù)譯碼器輸出一個(gè)允許信號(hào);以及一個(gè)跟蹤電路，用于當(dāng)收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)之后，對(duì)串行計(jì)數(shù)器的輸出進(jìn)行預(yù)譯碼，在向一個(gè)列譯碼器提供列預(yù)譯碼器的輸出信號(hào)時(shí)，選擇一個(gè)輸入/輸出門(mén)，用于對(duì)時(shí)間進(jìn)行模仿，直到SAM的數(shù)據(jù)經(jīng)輸入/輸出線送至讀出放大器，以及用于將跟蹤信號(hào)輸出至輸入/輸出讀出放大器、串行譯碼禁止電路和列預(yù)譯碼器。
本發(fā)明的上述目的及其它優(yōu)點(diǎn)，通過(guò)結(jié)合附圖而對(duì)本發(fā)明的最佳實(shí)施例所進(jìn)行的詳細(xì)描述，將會(huì)變得一目了然。附圖中

圖1A是時(shí)序圖，表示根據(jù)先有技術(shù)對(duì)SAM數(shù)據(jù)進(jìn)行串行取出之后的數(shù)據(jù)輸出;
圖1B是時(shí)序圖，表示根據(jù)本發(fā)明以一種改進(jìn)的方式對(duì)SAM數(shù)據(jù)進(jìn)行串行取出之后的數(shù)據(jù)輸出;
圖2以比較的形式，畫(huà)出了先有技術(shù)和本發(fā)明的在SAM數(shù)據(jù)取出和輸出期間測(cè)得的電流值;
圖3是本發(fā)明的使用低電流工作的SAM數(shù)據(jù)取出電路的框圖;
圖4是時(shí)序圖，表示本發(fā)明的使用低電流工作的SAM數(shù)據(jù)的取出和輸出;
圖5至圖7是圖3的跟蹤電路、串行譯碼禁止電路和列預(yù)譯碼器的詳細(xì)電路圖;以及圖8是I/O讀出放大器和輸出緩沖器的詳細(xì)電路圖。
圖1是時(shí)序圖，表示在一個(gè)雙端口DRAM中的數(shù)據(jù)讀出時(shí)間和數(shù)據(jù)輸出時(shí)間。
通常，如圖1A所示，在串行計(jì)數(shù)時(shí)鐘信號(hào)SC的上升沿讀出數(shù)據(jù)，并同時(shí)輸出數(shù)據(jù)，因此，在數(shù)據(jù)讀出操作和數(shù)據(jù)輸出操作的重疊部分，即在時(shí)鐘信號(hào)SC的上升沿，峰值電流如圖2中的實(shí)線所示是重疊的，因此，很成問(wèn)題地增大了峰值電流。
本發(fā)明是為了避免由于同時(shí)出現(xiàn)讀出操作和輸出操作而引起的峰值電流的增加。如圖1B所示，將要輸出的數(shù)據(jù)S1在輸出之前3/2個(gè)周期，即在時(shí)鐘SC的下降沿，被取出和讀出放大，于是，數(shù)據(jù)以一種流水線方法存儲(chǔ)于一個(gè)兩段緩沖器的第一段。
這之后，在時(shí)鐘SC的上升沿，一個(gè)半周期之前讀出并存儲(chǔ)在流水線緩沖器第二段中的數(shù)據(jù)DO被輸出。
然后，在時(shí)鐘SC的下降沿，一個(gè)新的數(shù)據(jù)S2被讀出、放大并傳送至流水線緩沖器的第一段，而存儲(chǔ)在第一段中的數(shù)據(jù)S1被送到第二段，當(dāng)?shù)竭_(dá)另一個(gè)上升沿的時(shí)候，已經(jīng)存儲(chǔ)在第二段中的數(shù)據(jù)S1作為數(shù)據(jù)D1輸出。
于是，根據(jù)本發(fā)明，串行數(shù)據(jù)的讀出時(shí)間和輸出時(shí)間是不同的，因此，如圖2中的虛線所示，峰值電流分散了，從而達(dá)到了減小電能消耗的效果。
如上所述，本發(fā)明旨在通過(guò)將數(shù)據(jù)讀出操作和數(shù)據(jù)輸出操作分開(kāi)，從而減小電能消耗。下面參照?qǐng)D3和圖4，對(duì)本發(fā)明作進(jìn)一步的詳細(xì)描述。
圖3是根據(jù)本發(fā)明對(duì)雙端口存儲(chǔ)器中的數(shù)據(jù)進(jìn)行串行取數(shù)的電路。其中代碼1表示一個(gè)RAM端口存儲(chǔ)器陣列，代碼2表示一個(gè)SAM端口陣列。
根據(jù)本發(fā)明，SAM數(shù)據(jù)取出電路包括一個(gè)串行計(jì)數(shù)器3，用于當(dāng)收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后輸出一個(gè)串行地址SADDRi;
一個(gè)列預(yù)譯碼器4，用于在對(duì)由串行計(jì)數(shù)器3傳送過(guò)來(lái)的串行地址SADDRi進(jìn)行譯碼之后，將串行地址PSAi輸出至列譯碼器51～5n;
列譯碼器51～5n，用于當(dāng)收到從列預(yù)譯碼器4傳送過(guò)來(lái)的地址PSAi之后，輸出選通一個(gè)輸入/輸出門(mén)(以后稱之為I/O門(mén))的選通信號(hào);
一個(gè)跟蹤電路，用于向I/O讀出放大器8、列預(yù)譯碼器4和串行譯碼禁止電路6輸出跟蹤信號(hào)TRACK，這是通過(guò)對(duì)時(shí)間進(jìn)行模仿完成的，直到列預(yù)譯碼器4對(duì)從串行計(jì)數(shù)時(shí)鐘信號(hào)SC的下降沿開(kāi)始的串行計(jì)數(shù)器SC的輸出預(yù)譯碼，直到列譯碼器51～5n收到列預(yù)譯碼器4的輸出信號(hào)而選擇了一個(gè)I/O門(mén)，以及直到存儲(chǔ)在SAM端口存儲(chǔ)器2中的數(shù)據(jù)從RAM端口存儲(chǔ)器陣列1經(jīng)I/O線傳送至I/O讀出放大器8;
一個(gè)串行譯碼禁止電路6，用于在收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后，向列預(yù)譯碼器4輸出一個(gè)串行譯碼禁止信號(hào)，并且在收到一個(gè)從跟蹤電路發(fā)出的跟蹤信號(hào)TRACK之后，向列預(yù)譯碼器4輸出一個(gè)串行譯碼禁止信號(hào)SDD;
一個(gè)I/O讀出放大器8，用于放大從SAM端口陣列2經(jīng)由列譯碼器51-5n選擇的一個(gè)I/O門(mén)和一條I/O線傳送過(guò)來(lái)的數(shù)據(jù);以及一個(gè)數(shù)據(jù)輸出緩沖器9，用于向一個(gè)輸入/輸出緩沖器10輸出經(jīng)讀出放大器放大了的數(shù)據(jù)。
此處如果從RAM端口存儲(chǔ)器陣列1選出的一行的輸出數(shù)據(jù)包括N位，那么所需的列線的數(shù)目便為N。
現(xiàn)在參照?qǐng)D4的時(shí)序圖描述本發(fā)明的數(shù)據(jù)取出操作。如果要將RAM端口存儲(chǔ)器陣列中的數(shù)據(jù)串行取出，那么必須讀出RAM端口存儲(chǔ)器數(shù)組中的一行數(shù)據(jù)，并且必須預(yù)先將讀出的數(shù)據(jù)通過(guò)一個(gè)傳輸門(mén)傳輸至SAM端口存儲(chǔ)器陣列2。
如果一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC從一個(gè)外控制器傳送至串行計(jì)數(shù)器3，那么串行計(jì)數(shù)器3順序產(chǎn)生串行地址信號(hào)，以便根據(jù)時(shí)鐘信號(hào)SC順序產(chǎn)生選擇一條列線的信號(hào)。
如圖4所示，當(dāng)信號(hào)SC處于下降沿時(shí)，經(jīng)時(shí)間間隔t1之后串行計(jì)數(shù)器3被啟動(dòng)，并且向列預(yù)譯碼器4傳送一個(gè)串行地址信號(hào)SADDRi，如圖4中(B)所示。同時(shí)，串行譯碼禁止電路6向列預(yù)譯碼器4輸出一個(gè)串行譯碼禁止信號(hào)SDD，如時(shí)序圖4中(C)所示。因此，列預(yù)譯碼器4被啟動(dòng)，以便對(duì)串行地址進(jìn)行譯碼。
于是，列預(yù)譯碼器4對(duì)地址信號(hào)SADDRi進(jìn)行譯碼，以便在時(shí)間間隔t2之后，向列譯碼器51～5n傳送一個(gè)經(jīng)預(yù)譯碼的串行地址信號(hào)PSAi，如時(shí)序圖4中(D)所示。
列譯碼器51～5n在收到經(jīng)列預(yù)譯碼器4預(yù)譯碼的串行地址信號(hào)PSAi之后，產(chǎn)生用于選擇一個(gè)I/O門(mén)的信號(hào)。
如果一個(gè)I/O門(mén)被列譯碼器51～5n的輸出信號(hào)選通，那么經(jīng)一個(gè)數(shù)據(jù)傳輸門(mén)由RAM端口存儲(chǔ)器陣列1傳輸至SAM端口存儲(chǔ)器陣列2的數(shù)據(jù)，將通過(guò)該I/O線輸出。
同時(shí)，跟蹤電路7用于對(duì)時(shí)間間隔t，進(jìn)行模仿(即t5＝t1+t2+t3+t4)，t5是將傳輸至SAM端口存儲(chǔ)器陣列2的數(shù)據(jù)經(jīng)一條I/O線送至I/O讀出放大器8這一期間的操作所需要的時(shí)間。具體地該跟蹤電路7用于對(duì)時(shí)間間隔t1進(jìn)行模仿，t1是當(dāng)收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后由串行計(jì)數(shù)器3輸出一個(gè)串行地址SADDRi所需要的時(shí)間;對(duì)時(shí)間間隔t2進(jìn)行模仿，t2是在收到譯碼串行地址SADDRi之后由列預(yù)譯碼器4輸出一個(gè)經(jīng)預(yù)譯碼的串行地址信號(hào)PSAi所需要的時(shí)間;對(duì)時(shí)間間隔t3參照時(shí)序圖4中的(E)進(jìn)行模仿，t3是在收到經(jīng)預(yù)譯碼的串行地址信號(hào)PSAi之后由列譯碼器51～5n選通一條I/O線所需要的時(shí)間;以及對(duì)時(shí)間間隔t4(參照時(shí)序圖4中的(F))進(jìn)行模仿，t4是經(jīng)選擇的I/O門(mén)從SAM端口存儲(chǔ)器陣列2發(fā)送過(guò)來(lái)數(shù)據(jù)之后，通過(guò)I/O線向讀出放大器8傳送數(shù)據(jù)所需要的時(shí)間。
這樣，在時(shí)間間隔t5＝t1+t2+t3+t4被跟蹤電路7跟蹤之后，如果圖4中(G)所表示的跟蹤信號(hào)TRACK傳送至I/O讀出放大器8并將其啟動(dòng)，那么I/O讀出放大器8讀出并放大經(jīng)I/O線提供的數(shù)據(jù)，然后將一個(gè)串行數(shù)據(jù)傳送至數(shù)據(jù)輸出緩沖器9。
同時(shí)，跟蹤信號(hào)還傳送至串行譯碼禁止電路6，因此，當(dāng)被I/O讀出放大器8放大的數(shù)據(jù)傳送至數(shù)據(jù)輸出緩沖器9之后，如圖4中(H)所示，經(jīng)過(guò)時(shí)間間隔t6之后串行譯碼禁止電路6向列預(yù)譯碼器4輸出一個(gè)高電位禁止信號(hào)SDD(如圖4中(C))。因此如圖4中(D)所示，由于串行地址信號(hào)變?yōu)楦唠娢?，列預(yù)譯碼器4停止工作，并且如上所述的讀出過(guò)程不再進(jìn)行。
也就是說(shuō)，直到串行計(jì)數(shù)時(shí)鐘信號(hào)的下一個(gè)下降沿到來(lái)之前，讀出SAM端口存儲(chǔ)器陣列2的數(shù)據(jù)的操作停止。
如上所述的數(shù)據(jù)讀出過(guò)程停止之后，如果時(shí)鐘信號(hào)SC的上升沿到來(lái)，那么在圖4(A)中t7時(shí)刻之前一個(gè)半周期內(nèi)用上述方法讀出并存儲(chǔ)在數(shù)據(jù)輸出緩沖器9中的數(shù)據(jù)通過(guò)I/O通路10輸出。當(dāng)然，所讀出的數(shù)據(jù)將在從圖4中的時(shí)間間隔t1開(kāi)始之后一個(gè)半周期輸出，這可以用圖1B表示。
參照詳細(xì)的電路圖來(lái)描述的數(shù)據(jù)輸出過(guò)程以后要提供。
這樣就有可能在取出SAM端口陣列中的數(shù)據(jù)過(guò)程中，將數(shù)據(jù)讀出時(shí)間和數(shù)據(jù)輸出時(shí)間分開(kāi)。
同時(shí)，參照?qǐng)D4(F)，將描述本發(fā)明的減小電流的另一種方法。
當(dāng)數(shù)據(jù)經(jīng)I/O線傳送至I/O讀出放大器時(shí)，如果I/O線完全提高到電壓源VCC的狀態(tài)，那么提高時(shí)間被延長(zhǎng)了，并且在延長(zhǎng)的期間，電流流經(jīng)SAM端口的寄存器(未示出)。
然而，在根據(jù)本發(fā)明抑制電流消耗的過(guò)程中，只要I/O讀出放大器8能夠充分提高I/O線，如圖4中(F)所示，I/O線就斷開(kāi)一段時(shí)間，而其余的時(shí)間用來(lái)進(jìn)行預(yù)充電。
現(xiàn)在來(lái)更具體地說(shuō)明一下。圖3中，如果I/O線進(jìn)進(jìn)預(yù)充電，那么為了抑制直流電流的浪費(fèi)，通過(guò)由上述串行譯碼電路6發(fā)出的禁止時(shí)鐘信號(hào)，使譯碼器電路4和選通I/O門(mén)的51～5n不工作。因此，從串行計(jì)數(shù)信號(hào)SC的下降沿至讀出終止這一段時(shí)間，I/O線和譯碼電路工作。其余期間內(nèi)，除了數(shù)據(jù)輸出緩沖器9之外，所有的串行取數(shù)電路被禁止電路SDD禁止，不起作用。
圖5詳細(xì)畫(huà)出了圖3的列預(yù)譯碼器4的電路。在該圖中，如果從串行譯碼禁止電路6中輸出一個(gè)低電位的串行譯碼禁止信號(hào)SDD，那么列預(yù)譯碼電路4被允許對(duì)從串行計(jì)數(shù)器3輸出的串行地址信號(hào)SADDRi進(jìn)行譯碼，并且輸出一個(gè)列串行地址信號(hào)PSAi。另一方面，如果輸出一個(gè)高電位的串行譯碼禁止信號(hào)，那么列預(yù)譯碼器4被禁止，以致于列預(yù)譯碼器4不再進(jìn)行工作。
圖6詳細(xì)畫(huà)出了串行譯碼禁止電路6的電路圖，電路6包括一個(gè)延遲部分，用來(lái)對(duì)串行計(jì)數(shù)時(shí)鐘信號(hào)SC進(jìn)行延時(shí)，直至在提供串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后輸出一個(gè)串行地址信號(hào)SADDRi;以及一個(gè)對(duì)時(shí)間進(jìn)行模仿的部分，直至輸出一個(gè)串行地址ADDRi之后從跟蹤電路輸入一個(gè)跟蹤信號(hào)TRACK，以及直至數(shù)據(jù)讀出操作完成。
信號(hào)C4是從外部提供的控制信號(hào)，并且在串行數(shù)據(jù)取出操作中保持低電位。
圖7詳細(xì)畫(huà)出了跟蹤電路的電路圖，其電路構(gòu)成與信號(hào)通路相應(yīng)的一段相同，該段電路在輸入一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC和從SAM端口存儲(chǔ)器陣列2中讀出數(shù)據(jù)之后向I/O讀出放大器8傳送數(shù)據(jù)之間。
因此，跟蹤電路7對(duì)時(shí)間進(jìn)行模仿，直至輸入串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后向I/O讀出放大器8傳送讀出的數(shù)據(jù)。然后，跟蹤電路7輸出一個(gè)跟蹤信號(hào)TRACK，用于當(dāng)數(shù)據(jù)傳送至I/O讀出放大器8時(shí)，控制I/O讀出放大器8。
如圖4中(H)所示，I/O讀出放大器8進(jìn)行放大操作，只到提供由跟蹤電路7的跟蹤信號(hào)TRACK讀出的數(shù)據(jù)被提供為止。I/O讀出放大器8的放大操作完成以后，串行譯碼禁止電路6根據(jù)跟蹤信號(hào)輸出一個(gè)串行譯碼禁止信號(hào)SDD，于是列預(yù)譯碼操作停止。
信號(hào)C1用來(lái)設(shè)置串行取數(shù)方式，或者用來(lái)設(shè)置數(shù)據(jù)傳輸方式，根據(jù)本發(fā)明，當(dāng)數(shù)據(jù)串行取出時(shí)，該信號(hào)一直保持高電位。信號(hào)C2是從外部提供的控制信號(hào)，在數(shù)據(jù)串行取出期間，該信號(hào)一直保持高電位。
信號(hào)C3放在跟蹤電路的后部，并且在對(duì)雙端口存儲(chǔ)器的數(shù)據(jù)進(jìn)行串行取出期間信號(hào)C3變?yōu)榈碗娢恢螅?qū)動(dòng)傳輸門(mén)，根據(jù)串行數(shù)據(jù)取出操作輸出一個(gè)跟蹤信號(hào)。另方面，在數(shù)據(jù)傳輸方式期間，信號(hào)C3驅(qū)動(dòng)傳輸門(mén)，使傳輸門(mén)根據(jù)數(shù)據(jù)傳輸操作輸出一個(gè)跟蹤信號(hào)。
現(xiàn)在參照?qǐng)D8和圖4，詳細(xì)描述它們的工作過(guò)程。圖8是上述I/O讀出放大器8和輸出緩沖器9的詳細(xì)電路圖，圖4是圖8電路的時(shí)序圖。
如圖5中的詳細(xì)電路圖所示，列預(yù)譯碼器4的輸出信號(hào)PSAi分別傳送至列譯碼器51～5n，以致于相應(yīng)的列譯碼器能啟動(dòng)I/O門(mén)。于是，從SAM端口存儲(chǔ)器陣列2取出的數(shù)據(jù)以I/O和I/O形式的信號(hào)傳送至I/O讀出放大器8(以后將要說(shuō)明)。
如圖8所示，I/O讀出放大器8和相應(yīng)的輸出緩沖器9包括互相連接的一個(gè)第一鎖存器和一個(gè)第二鎖存器。
如本說(shuō)明書(shū)開(kāi)頭所提到的那樣，數(shù)據(jù)輸出是以這樣的方式進(jìn)行的在SC時(shí)鐘的下降沿，將要輸出的數(shù)據(jù)被取出并被讀出放大;并且數(shù)據(jù)被存儲(chǔ)在一個(gè)兩級(jí)緩沖器中(以流水線方法輸出)，即，存儲(chǔ)在第一和第二鎖存器81、82中的第一級(jí)(第一鎖存器)81中。之后，在SC時(shí)鐘的上升沿，輸出另一個(gè)數(shù)據(jù)，該數(shù)據(jù)是在一個(gè)半周期之前就已經(jīng)讀出，并且已經(jīng)存儲(chǔ)在流水線緩沖器的第二級(jí)，即第二鎖存器82之中。
然后，在SC時(shí)鐘的下降沿，另一個(gè)數(shù)據(jù)被讀出、放大，并被傳送至第一鎖存器81，而已經(jīng)存儲(chǔ)在第一鎖存器81中的數(shù)據(jù)被傳輸至第二鎖存器82。之后，在SC時(shí)鐘的上升沿，輸出已經(jīng)存儲(chǔ)在第二鎖存器82中的數(shù)據(jù)。如果參照?qǐng)D8和圖4，這一操作會(huì)變得一目了然。
第一鎖存器81包括一個(gè)第一傳輸門(mén)811，一個(gè)第一緩沖器812(由兩個(gè)反相器組成)，以及一個(gè)第二傳輸門(mén)813，所有這些部件按順序連接，而第二傳輸門(mén)從外部接收一個(gè)信號(hào)φPSOT作為控制信號(hào)。
同時(shí)，第二鎖存器82包括一個(gè)由兩個(gè)反相器組成的第二緩沖器821，以及第三和第四傳輸門(mén)822、823，緩沖器的不反相輸出和反相輸出分別加到這兩個(gè)傳輸門(mén)上。第三和第四傳輸門(mén)822、823從外部接收信號(hào)φSOT作為控制信號(hào)。
參照?qǐng)D4，在SC時(shí)鐘的下降沿，即在時(shí)間間隔t1開(kāi)始時(shí)，作為控制信號(hào)的一個(gè)高電位信號(hào)φPSOT(圖4中(I))提供給I/O讀出放大器的第一鎖存器。
然后，在SC時(shí)鐘的下降沿，一個(gè)作為控制信號(hào)的高電位信號(hào)輸入給第一鎖存器81的第一傳輸門(mén)811(時(shí)序圖4中的(H))，而I/O讀出放大器8保留輸入的數(shù)據(jù)，即由第一鎖存器81讀出的數(shù)據(jù)。在SC時(shí)鐘的上升沿(圖4中的時(shí)刻t7)，信號(hào)φPSOT和φSOT分別為低電位和高電位，因此，已經(jīng)存儲(chǔ)在第二鎖存器中的數(shù)據(jù)，即SDB′(該數(shù)據(jù)從時(shí)刻t7之前一個(gè)半周期起就已經(jīng)存在了)，根據(jù)第三和第四傳輸門(mén)的工作狀態(tài)，經(jīng)緩沖器B以數(shù)據(jù)SDB″(從數(shù)據(jù)SDB′演變過(guò)來(lái)的)的形式輸出(SDOUT)。信號(hào)φPSOT的當(dāng)前狀態(tài)是低電位，因此，在讀出步驟得到的數(shù)據(jù)不會(huì)傳輸至第二鎖存器82，但會(huì)保留在第一鎖存器81之中。
圖4表示在SC時(shí)鐘的上升沿和在時(shí)刻t7向輸出通路10輸出數(shù)據(jù)的過(guò)程。
然后，在時(shí)刻t8進(jìn)行一次新的數(shù)據(jù)讀出過(guò)程，在這種狀態(tài)下，t7時(shí)刻之前一個(gè)半周期就存在的數(shù)據(jù)已經(jīng)被輸出。在這種狀態(tài)下，當(dāng)信號(hào)φPSOT變?yōu)楦唠娢?，t8時(shí)刻之前一個(gè)半周期讀出的數(shù)據(jù)以SDB′的形式傳輸至第二鎖存器82，而新近讀出的數(shù)據(jù)以SDB的形式保留在第一鎖存器81之中。
然后，在從時(shí)間間隔t1開(kāi)始時(shí)算起一個(gè)半周期之后SC時(shí)鐘的上升沿，時(shí)間間隔t1開(kāi)始之后讀出的數(shù)據(jù)被輸出。
根據(jù)以上描述的本發(fā)明，通過(guò)訪問(wèn)SAM中的數(shù)據(jù)而將其讀出的時(shí)間和將該數(shù)據(jù)向外輸出的時(shí)間是相互分開(kāi)的，由此減小峰值電流。此外，采用了對(duì)數(shù)據(jù)讀出過(guò)程進(jìn)行模仿的跟蹤電路，以便僅僅在所需要的時(shí)間，驅(qū)動(dòng)I/O讀出放大器和列預(yù)譯碼器，于是工作電流的消耗將保持在最小值。
權(quán)利要求
1.在取出數(shù)據(jù)過(guò)程中使用低工作電流的一種SAM數(shù)據(jù)取出方法，該數(shù)據(jù)經(jīng)傳輸門(mén)從一個(gè)RAM端口存儲(chǔ)器陳列1傳送至一個(gè)SAM端口存儲(chǔ)器陣列2，并存儲(chǔ)在那里，其特征在于在一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC的下降沿，即在數(shù)據(jù)輸出前的一個(gè)半周期，數(shù)據(jù)從所說(shuō)的SAM存儲(chǔ)器陣列2讀出，以便將其存儲(chǔ)在一個(gè)流水線式雙段緩沖器中的第一段；在串行計(jì)數(shù)時(shí)鐘信號(hào)SC的下降沿，即在數(shù)據(jù)輸出前的半個(gè)周期，存儲(chǔ)在所說(shuō)的雙段緩沖器的第一段中的數(shù)據(jù)被傳輸至所說(shuō)的雙段緩沖器的第二段，并將其存儲(chǔ)在那里；并且在串行計(jì)數(shù)時(shí)鐘信號(hào)SC的上升沿，輸出存儲(chǔ)在所說(shuō)的雙段緩沖器的第二段中的數(shù)據(jù)。
2.如權(quán)利要求1所提出的SAM數(shù)據(jù)取出方法，其中數(shù)據(jù)讀出操作包括根據(jù)一個(gè)串行計(jì)數(shù)時(shí)鐘SC產(chǎn)生一個(gè)串行地址信號(hào)SADDRi的階段;在對(duì)串行地址信號(hào)SADDRi進(jìn)行譯碼之后輸出一個(gè)經(jīng)列預(yù)譯碼的地址PSAi的階段;在對(duì)列地址PSAi進(jìn)行譯碼之后和選通一個(gè)輸入/輸出門(mén)之后從所說(shuō)的SAM端口存儲(chǔ)器陣列2中選擇數(shù)據(jù)的階段;通過(guò)對(duì)操作模型化輸出一個(gè)跟蹤信號(hào)的階段，該操作從產(chǎn)生串行地址起至放大從所說(shuō)的SAM端口存儲(chǔ)器陣列2中選出的數(shù)據(jù)止;以及根據(jù)跟蹤信號(hào)放大讀出的數(shù)據(jù)的階段。
3.如權(quán)利要求1所提出的SAM數(shù)據(jù)取出方法，包括這樣一個(gè)階段，其中當(dāng)從所說(shuō)的SAM中讀出的數(shù)據(jù)經(jīng)一條輸入/輸出線傳送至一個(gè)輸入/輸出放大器時(shí)，所說(shuō)的I/O線只打開(kāi)一段足以使所說(shuō)輸入/輸出讀出放大器能夠充分提高所說(shuō)輸入/輸出線的時(shí)間;而其余的時(shí)間用來(lái)進(jìn)行預(yù)充電，以及禁止為選通所說(shuō)的輸入/輸出線的譯碼過(guò)程，從而抑制電流消耗。
4.使用低工作電流的一種SAM數(shù)據(jù)取出電路，包括一個(gè)串行計(jì)數(shù)器3，通過(guò)對(duì)一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)計(jì)數(shù)而輸出一個(gè)串行地址列譯碼器51～5N，用于選擇一個(gè)輸入/輸出門(mén);一個(gè)輸入/輸出讀出放大器8，用于放大經(jīng)所說(shuō)的輸入/輸出門(mén)和輸入/輸出線提供的數(shù)據(jù);以及一個(gè)數(shù)據(jù)輸出緩沖器，用于向一條輸入/輸出通路10提供經(jīng)所說(shuō)的輸入/輸出讀出放大器8放大的數(shù)據(jù)，其特征在于所說(shuō)的SAM數(shù)據(jù)取出電路還包括一個(gè)列預(yù)譯碼器4，用于當(dāng)收到一個(gè)由所說(shuō)的串行計(jì)數(shù)器3輸出的串行地址SADDRi之后，輸出一個(gè)列譯碼器選擇信號(hào);一個(gè)串行譯碼禁止電路6，用于在收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后，向所說(shuō)的列預(yù)譯碼器4輸出一個(gè)允許信號(hào)，在收到一個(gè)從跟蹤電路7發(fā)出的跟蹤信號(hào)TRACK時(shí)，向所說(shuō)的列預(yù)譯碼器4輸出一個(gè)禁止信號(hào)SDD;以及一個(gè)跟蹤電路7，用于當(dāng)收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后，輸出一個(gè)跟蹤信號(hào)TRACK，以便通過(guò)形成一個(gè)與信號(hào)通路的布局形式相同的布局來(lái)控制所說(shuō)的輸入/輸出讀出放大器8，該信號(hào)通路位于輸入一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC和向所說(shuō)的輸入/輸出讀出放大器8提供從一個(gè)SAM端口存儲(chǔ)器陣列2讀出的數(shù)據(jù)之間。
5.如權(quán)利要求4所提出的5AM數(shù)據(jù)取出電路，其中所說(shuō)的跟蹤電路7在收到一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC之后，對(duì)所說(shuō)的串行計(jì)數(shù)器3的輸出進(jìn)行預(yù)譯碼;所說(shuō)的跟蹤電路7對(duì)時(shí)間進(jìn)行模仿，直到所說(shuō)的列譯碼器51～5n在收到所說(shuō)的列預(yù)譯碼器4的輸出信號(hào)時(shí)選擇一個(gè)輸入/輸出門(mén)之后，SAM數(shù)據(jù)經(jīng)一條輸入/輸出線提供給所說(shuō)的輸入/輸出讀出放大器;以及當(dāng)讀出的數(shù)據(jù)傳送至所說(shuō)的輸入/輸出讀出放大器8時(shí)，所說(shuō)的跟蹤電路7還向所說(shuō)的串行譯碼禁止電路6和所說(shuō)的列預(yù)譯碼器4輸出一個(gè)跟蹤信號(hào)TRACK。
全文摘要
一種SAM數(shù)據(jù)取出電路及其方法，該方法的特征為在一個(gè)串行計(jì)數(shù)時(shí)鐘信號(hào)SC的下降沿，即在數(shù)據(jù)輸出前的一個(gè)半周期，數(shù)據(jù)從SAM端口存儲(chǔ)器讀出，以便將其存儲(chǔ)在一個(gè)流水線式雙段緩沖器中的第一段。在串行計(jì)數(shù)時(shí)鐘信號(hào)SC的下降沿，即在數(shù)據(jù)輸出前的半個(gè)周期，存儲(chǔ)在雙段緩沖器的第一段中的數(shù)據(jù)傳輸至雙段緩沖器的第二段，并將其存儲(chǔ)在那里。在串行計(jì)數(shù)時(shí)鐘信號(hào)SC的上升沿，輸出存儲(chǔ)在雙段緩沖器的第二段中的數(shù)據(jù)。
文檔編號(hào)G11C11/4093GK1058115SQ9110022
公開(kāi)日1992年1月22日 申請(qǐng)日期1991年1月15日 優(yōu)先權(quán)日1990年7月9日
發(fā)明者徐承摸 申請(qǐng)人:三星電子株式會(huì)社