1.一種基于模擬開關(guān)電路實(shí)現(xiàn)FPGA器件的測試系統(tǒng)，其特征在于，包括：非易失性存儲(chǔ)器、編程控制器、帶隙基準(zhǔn)電路以及三端口模擬開關(guān)電路，該三端口模擬開關(guān)電路的第一端口接帶隙基準(zhǔn)電路的輸出電路端口，第二端口接雙向測試接口，第三端口接非易失性存儲(chǔ)器的輸入端；所述編程控制器分別與非易失性存儲(chǔ)器、帶隙基準(zhǔn)電路和三端口模擬開關(guān)電路連接，且該編程控制器還與I/O 接口連接。
2.根據(jù)權(quán)利要求1所述的測試系統(tǒng)，其特征在于，所述帶隙基準(zhǔn)電路包括帶隙基準(zhǔn)核心模塊，電流選擇模塊，電流加法模塊和控制模塊；所述帶隙基準(zhǔn)核心模塊產(chǎn)生基準(zhǔn)電壓和多路不同數(shù)值的基準(zhǔn)電流，所述電流選擇模塊受控制模塊控制選擇零路或一路或多路基準(zhǔn)電流，所述電流加法模塊對被選擇的零路或一路或多路基準(zhǔn)電流進(jìn)行求和產(chǎn)生偏置電流；所述控制模塊與控制器連接，且該控制模塊用于選擇零路或一路或多路基準(zhǔn)電流。
3.根據(jù)權(quán)利要求2所述的測試系統(tǒng)，其特征在于，所述控制模塊為一組專用寄存器或數(shù)據(jù)流文件存儲(chǔ)器。
4.根據(jù)權(quán)利要求1所述的測試系統(tǒng)，其特征在于，所述三端口模擬開關(guān)電路包括三個(gè)模擬信號(hào)開關(guān)，各個(gè)模擬信號(hào)開關(guān)均是通過開關(guān)控制模塊單獨(dú)控制；開關(guān)控制模塊與編程控制器通信并受其控制。
5.一種應(yīng)用于權(quán)利要求1至4任一項(xiàng)所述測試系統(tǒng)的方法，其特征在于，
外部測試儀器接在測試接口，通過三端口模擬開關(guān)電路的第一端口測出帶隙基準(zhǔn)電路的輸出電流，并比較測得結(jié)果與目標(biāo)值的差距，再通過編程控制器進(jìn)行處理，以對帶隙基準(zhǔn)電路進(jìn)行校正，直到測得結(jié)果滿意為止；此時(shí)帶隙基準(zhǔn)電路轉(zhuǎn)到正常工作狀態(tài)，同時(shí)將滿意的校準(zhǔn)結(jié)果數(shù)據(jù)寫入非易失性的存儲(chǔ)器并儲(chǔ)存；編程控制器在上電時(shí)會(huì)將滿意的校準(zhǔn)結(jié)果從非易失性存儲(chǔ)器中讀取出來，再輸入給隙基準(zhǔn)電路，使隙基準(zhǔn)電路的輸出得到校準(zhǔn)；
在非易失性存儲(chǔ)器初始化及測試狀態(tài)，外部測試儀器接在測試接口，通過三端口模擬開關(guān)電路的第二端口向非易失存儲(chǔ)器直接提供精準(zhǔn)的電流、電壓，使得非易失性存儲(chǔ)器在最佳狀態(tài)下完成初始化及測試；
最后，在FPGA器件正常工作狀態(tài)，Bandgap Reference已經(jīng)得到校正，且非易失性存儲(chǔ)器在Bandgap Reference的輸出電流、電壓下正常工作。