專利名稱：垂直集成電路開關(guān)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及垂直集成電路開關(guān)及其制造方法，更具體地，涉及垂直集成MEMS開 關(guān)、設(shè)計(jì)結(jié)構(gòu)以及制造這種垂直開關(guān)的方法。
背景技術(shù)：
在3D和其他集成電路中使用的集成電路開關(guān)可以由固態(tài)結(jié)構(gòu)(例如，晶體管)或 無(wú)源布線(MEMS)形成。典型地采用MEMS開關(guān)，這是因?yàn)槠浠纠硐氲母綦x(這是對(duì)用于 功率放大器的模式切換的無(wú)線射頻應(yīng)用的關(guān)鍵要求)以及其在10GHz和更高的頻率下的低 插入損耗(即，電阻)。MEMS開關(guān)可用于各種應(yīng)用，主要為模擬和混合信號(hào)應(yīng)用。一個(gè)這樣 的實(shí)例為包含功率放大器(PA)和為每個(gè)廣播模式調(diào)整的電路的移動(dòng)電話芯片。該芯片上 的集成開關(guān)將PA連接到適宜的電路，從而不需要每個(gè)模式配備一個(gè)PA?？梢允褂枚喾N不同工具以多種方式制造MEMS。然而，總體來(lái)說(shuō)，這些方法和工具用 于形成具有微米尺度的尺寸的小結(jié)構(gòu)，其中開關(guān)尺寸為約5微米厚、100微米寬、以及200微 米長(zhǎng)。并且，已經(jīng)從集成電路(IC)技術(shù)采用用于制造MEMS的許多方法，S卩，技術(shù)。例如，幾 乎所有的MEMS被構(gòu)造在晶片上，且以在晶片頂部上通過(guò)光刻工藝構(gòu)圖的材料的薄膜實(shí)現(xiàn)。 更具體地，MEMS的制造使用三種基本構(gòu)造塊(i)在襯底上沉積材料的薄膜，(ii)通過(guò)光刻 成像在膜的頂部上施加構(gòu)圖的掩模，以及(iii)對(duì)掩模選擇性地蝕刻膜。在這些方法中的 任何一種中，在晶片/芯片上方以水平取向制造開關(guān)。依賴于特定的應(yīng)用和設(shè)計(jì)標(biāo)準(zhǔn)，MEMS結(jié)構(gòu)可以多種不同的形式形成。例如，MEMS 可以以單懸臂結(jié)構(gòu)的形式實(shí)現(xiàn)，例如，如美國(guó)專利No. 5，578，976所示。在該懸臂應(yīng)用中，通 過(guò)施加電壓而朝向固定電極吸引單懸臂(懸吊電極)。然而，為了制造這樣的懸臂結(jié)構(gòu)，除 了構(gòu)造CMOS結(jié)構(gòu)本身之外，還需要若干個(gè)額外的昂貴處理步驟。例如，一旦完成了所有的 CMOS布線，需要附加的處理步驟來(lái)形成MEMS開關(guān)，這向結(jié)構(gòu)增加了相當(dāng)大的處理成本。并且，在這種應(yīng)用中清楚地表明，MEMS是制造在晶片/芯片上方的水平懸臂型開 關(guān)。公知這些水平懸臂型開關(guān)增加了器件的制造成本，并且增加了封裝相互作用問(wèn)題。另 外，在許多當(dāng)前應(yīng)用中，公知水平懸臂型開關(guān)被粘住，例如，由于在處理期間的凍結(jié)性閉合 以及1微米量級(jí)的開關(guān)中所使用的相對(duì)小的接觸或致動(dòng)間隙而導(dǎo)致呈現(xiàn)為不能打開開關(guān)。 該問(wèn)題稱為粘連(sticktion)。另外，在已知的應(yīng)用中，通過(guò)靜電力將懸吊的電極向下吸引到固定電極所需的電 壓很高。這已知會(huì)引起在持續(xù)使用之后絕緣體上的不希望的充電以及開關(guān)的最終失效。在 特定應(yīng)用中，例如100伏特的高電壓同樣難以獲得，這是因?yàn)檫@必須使用電荷泵浦或類似 方式從約1. 5-5伏特步進(jìn)到30-100伏特。進(jìn)行切換所需的最小電壓稱為吸合電壓，其依賴 于包括懸吊電極的長(zhǎng)度、懸吊與固定電極之間的間距或間隙以及懸吊電極的彈簧系數(shù)的多 個(gè)參數(shù)，其中懸吊電極的彈簧系數(shù)是材料及其厚度的函數(shù)。希望減小吸合電壓而不減小間隙且不軟化彈簧，因?yàn)閺椈商峁┗謴?fù)力并確定切換 速度。在美國(guó)專利No. 7，265，429中，實(shí)施一對(duì)側(cè)面平行板靜電致動(dòng)器，以降低或消除偏
6置電壓。這些附加的靜電致動(dòng)器用于降低或消除施加到固定信號(hào)電極上的偏置電壓。在 實(shí)施時(shí)，側(cè)面平行板靜電致動(dòng)器的固定電極可以被升到固定信號(hào)電極上方。由此，由于較 小的間隙，可以降低將懸吊電極向下吸引到固定電極所需的吸合電壓。然而，在美國(guó)專利 No. 7，265，429中所示的MEMS沒有被密封，并且附加的靜電致動(dòng)器會(huì)增加制造成本。同樣 地，該MEMS為制造在晶片/芯片上方的水平懸臂型開關(guān)。因此，在現(xiàn)有技術(shù)中存在克服上述缺陷和限制的需求
發(fā)明內(nèi)容
在本發(fā)明的一方面中，一種制造開關(guān)的方法包括以下步驟在晶片中形成至少兩 個(gè)垂直延伸的過(guò)孔；用金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔，以形成至少兩個(gè)垂直延伸 的布線；以及從底側(cè)在所述晶片中開孔，以便所述垂直延伸的布線中的至少一個(gè)在所述孔 內(nèi)可移動(dòng)。在本發(fā)明的一方面中，一種制造MEMS開關(guān)的方法包括以下步驟從晶片的頂側(cè)形 成至少三個(gè)過(guò)孔；用金屬填充所述過(guò)孔以形成垂直設(shè)置的頂側(cè)布線；在所述晶片的底側(cè)沉 積電介質(zhì)材料；蝕刻所述電介質(zhì)材料，以在其中形成開口，其中所述電介質(zhì)材料的剩余部分 保護(hù)所述晶片的邊緣；以及穿過(guò)所述電介質(zhì)材料中的所述開口蝕刻所述晶片的底側(cè)，以形 成暴露所述垂直設(shè)置的頂側(cè)布線中的至少一個(gè)的孔。 在本發(fā)明的一方面中，一種MEMS開關(guān)包括形成在晶片中的至少三個(gè)垂直延伸的 金屬布線；以及形成在所述晶片中的孔，其容納所述至少三個(gè)垂直延伸的金屬布線中的至 少一個(gè)。在施加電壓時(shí)，所述至少三個(gè)垂直延伸的金屬布線中的所述至少一個(gè)在所述孔內(nèi) 可移動(dòng)。在本發(fā)明的另一方面中，提供一種用于設(shè)計(jì)、制造、或測(cè)試集成電路的在機(jī)器可讀 介質(zhì)中具體化的設(shè)計(jì)結(jié)構(gòu)。該設(shè)計(jì)結(jié)構(gòu)包括本發(fā)明的結(jié)構(gòu)和/或方法。


通過(guò)本發(fā)明的示例性實(shí)施例的非限制性實(shí)例并參考多個(gè)附圖，在以下詳細(xì)描述中 描述本發(fā)明。圖Ia-Ig示出根據(jù)本發(fā)明的第一方面的MEMS結(jié)構(gòu)和各處理步驟；圖2a_2h示出根據(jù)本發(fā)明的第二方面的MEMS結(jié)構(gòu)和各處理步驟；圖3示出根據(jù)本發(fā)明的第三方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖4示出根據(jù)本發(fā)明的第四方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖5a和5b示出根據(jù)本發(fā)明的第五方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖6a和6b示出根據(jù)本發(fā)明的第六方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖7示出根據(jù)本發(fā)明的第七方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖8示出根據(jù)本發(fā)明的第八方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖9示出根據(jù)本發(fā)明的第九方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖10示出根據(jù)本發(fā)明的第十方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖11示出根據(jù)本發(fā)明的第十一方面的最終MEMS結(jié)構(gòu)和各處理步驟；圖12是根據(jù)本發(fā)明的鋁懸臂梁的示出對(duì)于具有60V吸合電壓的梁的梁厚度、梁長(zhǎng)度和致動(dòng)間隙的數(shù)據(jù)點(diǎn)的曲線圖；以及圖13是在半導(dǎo)體設(shè)計(jì)、制造和/或測(cè)試中使用的設(shè)計(jì)過(guò)程的流程圖。
具體實(shí)施例方式本發(fā)明涉及垂直集成電路開關(guān)及其制造方法，更具體地，涉及垂直集成MEMS開 關(guān)、設(shè)計(jì)結(jié)構(gòu)以及制造這種垂直開關(guān)的方法。在實(shí)施中，本發(fā)明包括多種新穎MEMS開關(guān)的 方法和結(jié)構(gòu)。這些MEMS開關(guān)以垂直取向制造，以在硅襯底中，在硅載體型應(yīng)用中(S卩，在集 成電路(IC)之下但在同一襯底中)或者作為耦合到單獨(dú)的芯片的孤立開關(guān)，形成垂直開 關(guān)。在實(shí)施例中，通過(guò)沿垂直取向的硅晶片過(guò)孔形成結(jié)構(gòu)，例如，MEMS開關(guān)，其中，例如，⑴ 過(guò)孔僅僅位于晶片前側(cè)，但在晶片背側(cè)暴露，或者(ii)過(guò)孔既形成在晶片頂側(cè)也形成在背 側(cè)，但在晶片背側(cè)暴露。有利地，本發(fā)明的垂直MEMS開關(guān)消除了由于在處理期間凍結(jié)性閉 合導(dǎo)致的不能切換打開的問(wèn)題。如在下面更詳細(xì)討論的，通過(guò)吸合電壓和致動(dòng)電壓來(lái)限定MEMS接觸開關(guān)功能性。 吸合電壓被定義為使梁彎曲且形成接觸所需的所施加的致動(dòng)器電壓，而致動(dòng)電壓為在MEMS 開關(guān)電路中施加的大于吸合電壓的電壓。在此條件下，本發(fā)明的多個(gè)方面的結(jié)構(gòu)包括致動(dòng) 間隙(AG)和接觸間隙(CG)(參見，例如，圖11)。致動(dòng)間隙(AG)為在致動(dòng)器與可移動(dòng)梁之 間的間隔。接觸間隙(CG)為在可移動(dòng)梁與接觸之間的間隔。為了避免會(huì)導(dǎo)致電弧放電和 對(duì)MEMS開關(guān)的潛在破壞的短路，接觸間隙(CG)典型地小于致動(dòng)間隙(AG)。本發(fā)明的第一方面圖la-lg示出根據(jù)本發(fā)明的第一方面的結(jié)構(gòu)和各處理步驟。更具體地，圖la示出 起始結(jié)構(gòu)，其包括在晶片的頂側(cè)具有電介質(zhì)層12的晶片10。在實(shí)施例中，晶片10可以為 硅、非結(jié)晶的體材料、絕緣體上硅(S0I)、SiGe、石英、藍(lán)寶石、氧化鋁、玻璃或砷化鎵等等。在 實(shí)施例中，電介質(zhì)層12為Si02?？梢允褂萌魏喂姆椒?，例如等離子體增強(qiáng)化學(xué)氣相沉 積(PECVD)，沉積電介質(zhì)層12。如圖la中進(jìn)一步所示，使用常規(guī)光刻工藝，在晶片10中形成過(guò)孔14。在實(shí)施例 中，示出四個(gè)過(guò)孔14，這將用于形成本發(fā)明的第一方面的垂直開關(guān)。在實(shí)施例中，過(guò)孔14可 以為約150微米深、約3微米寬以及約20微米長(zhǎng)(S卩，進(jìn)入圖中測(cè)量)。本領(lǐng)域技術(shù)人員將 認(rèn)可，本發(fā)明還預(yù)期其他尺寸，這依賴于開關(guān)的具體應(yīng)用。例如，縮短過(guò)孔會(huì)增大開關(guān)的彈 簧系數(shù)，導(dǎo)致吸合電壓增大。過(guò)孔14形成在晶片10的前側(cè)中。在一個(gè)實(shí)例中，通過(guò)首先在電介質(zhì)材料12上沉積抗蝕劑，形成過(guò)孔14。暴露抗蝕 劑的選擇部分已形成開口。在隨后的工藝中，使用常規(guī)工藝，例如，反應(yīng)離子蝕刻(RIE)，蝕 刻電介質(zhì)材料12和晶片10，以形成過(guò)孔14?？梢詫⒒谌嫉腞IE工藝用于蝕刻電 介質(zhì)。如果襯底為硅，則可以使用Bosch RIE工藝來(lái)在硅中蝕刻近似垂直的溝槽。可以使 用濕法或干法方法，例如，下游氧等離子體工藝，剝離抗蝕劑。在圖lb中，用公知的金屬或金屬合金填充過(guò)孔以形成布線16。在實(shí)施例中，可 以使用例如諸如物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、原子層沉積(ALD)、電鍍沉積 (ECP)、金屬有機(jī)化學(xué)氣相沉積(M0CVD)等等的工藝的任何公知的組合來(lái)金屬化布線16。在 一個(gè)示例性實(shí)施例中，布線可以為具有TiN襯里的鎢，優(yōu)選使用CVD來(lái)沉積二者。在另一實(shí) 施例中，使用具有由TaN/Ta、TaN/Ru等等構(gòu)成的難熔襯里的銅來(lái)形成布線16?？梢允褂肅VD或物理氣相沉積(PVD)來(lái)沉積難熔襯里，且使用例如PVD和ECP的組合來(lái)沉積Cu。在另一 實(shí)施例中，布線16為AlCu，或者A1或Cu的其他組合。在實(shí)施例中，布線16可以為約150 微米深、約3微米寬以及約20微米長(zhǎng)(即，如虛線所示)。本領(lǐng)域技術(shù)人員將認(rèn)可，本發(fā)明 還預(yù)期其他尺寸，這依賴于過(guò)孔的具體尺寸。在金屬沉積之后，使用平面化工藝，例如化學(xué) 機(jī)械拋光(CMP)、RIE回蝕刻或這些工藝的組合，以從晶片表面去除過(guò)量的金屬，留下鑲嵌 金屬填充的溝槽。在對(duì)溝槽金屬化之后，可選地通過(guò)標(biāo)準(zhǔn)BE0L接觸、過(guò)孔、布線、無(wú)源元件、 存儲(chǔ)器元件等等處理晶片前側(cè)，如本領(lǐng)域所公知的。在圖lc中，在圖lb的結(jié)構(gòu)上沉積粘合劑18。更具體地，在電介質(zhì)材料12和晶片 前側(cè)的暴露部分上形成在稍后的工藝中可被去除的粘合劑18。將載體20附接到粘合劑18， 該載體20由玻璃、硅或可向晶片提供機(jī)械支撐的任何公知材料構(gòu)成。在圖lc中，本領(lǐng)域技術(shù)人員將認(rèn)可，該結(jié)果可以包括接觸、布線、過(guò)孔和/或無(wú)源 元件，例如在電介質(zhì)材料12上方的電容器。同樣地，本發(fā)明還預(yù)期在電介質(zhì)材料之下的有 源和/或無(wú)源元件等等。這些元件，例如，無(wú)源和有源器件、布線等等，可以被用于提供電壓 以致動(dòng)MEMS、用于MEM的輸入和/或輸出襯墊或者非MEM相關(guān)的功能。本領(lǐng)域技術(shù)人員應(yīng) 理解，在此描述的本發(fā)明的每一個(gè)方面都預(yù)期這些不同的變體。圖lc還示出研磨工藝以暴露布線的底部。更具體地，使用常規(guī)研磨工藝，例如，化 學(xué)機(jī)械拋光(CMP)工藝，將晶片10的背側(cè)從其例如725微米的初始厚度向下研磨到150微 米，這在晶片10的背側(cè)上暴露布線16。在實(shí)施例中，所產(chǎn)生的晶片10為約100微米到150 微米；但本發(fā)明還預(yù)期其他尺寸。在任何實(shí)施例中，在晶片10的背側(cè)暴露布線16。電介質(zhì) 材料22被沉積在晶片10的背側(cè)上、被光刻構(gòu)圖并蝕刻而形成開口 22a。電介質(zhì)材料22可 以為例如Si02。開口 22a在晶片10的背側(cè)暴露內(nèi)布線16。在圖Id中，蝕刻暴露的晶片10以形成開口孔24。在實(shí)施例中，可以使用例如濕法 和干法蝕刻工藝的組合，蝕刻晶片10。在實(shí)施例中，襯底晶片10為硅，并且使用濕法加熱的 氫氧化鉀(K0H)溶液、XeF2非等離子體蝕刻或非選擇性Bosch等離子體蝕刻中的一種或多 種，蝕刻開口孔24。在實(shí)施例中，電介質(zhì)材料22以這樣的程度保護(hù)晶片10的外部，以便外 布線16b的至少一側(cè)保持為與晶片10的材料附接(固定)；而內(nèi)布線16a被基本暴露在孔 24中，以允許其移動(dòng)。在圖le中，將可選的晶片帽26接合到晶片的下側(cè)。更具體地，將晶片帽26接合 到電介質(zhì)材料22以產(chǎn)生密封。晶片帽26可以為例如玻璃或硅襯底?？梢允褂萌魏纬Ｒ?guī)接 合工藝，例如，使用粘合劑的工藝，將晶片帽26接合到電介質(zhì)材料22。圖If示出圖le的結(jié)構(gòu)的沿線A-A的橫截面視圖。該視圖更清楚地示出了布線的 長(zhǎng)度，例如，約20-100微米。該視圖還示出了外布線16b中的至少一側(cè)保持為附接(固定) 到晶片10的材料；而內(nèi)布線16a被基本暴露在孔24中，以允許其移動(dòng)。本領(lǐng)域技術(shù)人員將 認(rèn)可，三微米厚的開關(guān)可移動(dòng)電極可具有約一微米的致動(dòng)間隙。圖lg示出處于閉合位置的本發(fā)明的第一方面的開關(guān)。在該實(shí)施例中，對(duì)固定布線 16b施加致動(dòng)電壓Va。這產(chǎn)生庫(kù)侖斥力，該庫(kù)侖斥力將內(nèi)布線16a推斥為彼此接觸。這使開 關(guān)有效地閉合，例如，使自由浮動(dòng)的內(nèi)布線16a移動(dòng)為接觸。在實(shí)施例中，致動(dòng)電壓應(yīng)為克 服吸合電壓的電壓，即大于吸合電壓。依賴于實(shí)施例，吸合電壓可以為例如20V到60V(或 負(fù)20V到60V)。在實(shí)施例中，致動(dòng)電壓Va為對(duì)固定布線16b施加的-100伏特。
對(duì)于MEMS接觸開關(guān)，通常將可移動(dòng)電極16a布線到dc接地。該dc接地連接(未 示出)可以為使用簡(jiǎn)單的低電阻布線的dc和rf接地，或者可以為使用例如感應(yīng)器的dc接 地和rf開路，該感應(yīng)器在dc下具有低阻抗，但在rf頻率下具有高阻抗。如果可移動(dòng)電極未 被布線到dc接地，則這種電極可通過(guò)致動(dòng)電壓容性充電，導(dǎo)致不希望的吸合電壓可變性。雖然示出了兩個(gè)致動(dòng)電極16a，但還可以預(yù)期僅僅需要一個(gè)致動(dòng)電極16a。例如， 可以從圖lg(或本發(fā)明的其他方面)去除致動(dòng)電極16a中的任一者。在這種實(shí)施例中，在 施加致動(dòng)電壓(Va)時(shí)，剩余的致動(dòng)電極將彎曲并與最靠近的固定布線形成接觸。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)可，在本發(fā)明的每個(gè)方面中，接觸布線將具有特定程度的彼 此垂直重疊。這確保了在施加電壓時(shí)，自由移動(dòng)的布線將形成接觸且因此使開關(guān)閉合。同 樣，除非另有說(shuō)明，自由浮動(dòng)的可移動(dòng)等布線在該結(jié)構(gòu)中保持固定。另外，通過(guò)對(duì)在此描述 的工藝的某些修改和/或添加，例如，構(gòu)圖、金屬化和/或沉積工藝，圖la-lg的工藝可被用 于制造在此描述的任何實(shí)施例。雖然在解釋每一個(gè)實(shí)施例之后這些修改和/或添加對(duì)于本 領(lǐng)域技術(shù)人員將變得顯而易見，但為了更全面地理解本發(fā)明，必要時(shí)將在此描述對(duì)這些附 加和/或修改的工藝的一些進(jìn)一步的解釋。本發(fā)明的第二方面圖2a_2h示出根據(jù)本發(fā)明的第二方面的結(jié)構(gòu)和各處理步驟。更具體地，圖2a示出 起始結(jié)構(gòu)，其包括具有電介質(zhì)層12的晶片10。在本發(fā)明的第一方面中描述了該晶片和電介質(zhì)層。如圖2a進(jìn)一步所示，使用常規(guī)光刻工藝，從晶片10的頂側(cè)形成過(guò)孔14a和14b。 在實(shí)施例中，使用三個(gè)過(guò)孔14a、14b來(lái)形成本發(fā)明的第二方面的垂直開關(guān)。布線14b為淺過(guò) 孔，其為約5微米深、7微米寬以及約24微米長(zhǎng)(S卩，進(jìn)入圖中測(cè)量)；而過(guò)孔14a為約140 微米深、約3微米寬以及約20微米長(zhǎng)(即，進(jìn)入圖中測(cè)量)。在另一實(shí)施例中，過(guò)孔14a的 范圍為50微米到180微米深，優(yōu)選深度為約50微米、100微米或180微米。本領(lǐng)域技術(shù)人 員將認(rèn)可，本發(fā)明還預(yù)期其他尺寸，這依賴于開關(guān)的具體應(yīng)用。還應(yīng)理解，可以在不同蝕刻 (光刻)工藝(如參考圖la所討論的)中形成過(guò)孔14a和14b。在圖2b中，用公知的金屬或金屬合金從晶片的頂側(cè)填充過(guò)孔14a、14b，以分別形 成布線16a和布線部分16bl。在實(shí)施例中，可以使用任何公知的工藝組合，例如在上面討論 的本發(fā)明的第一方面中描述的工藝組合，金屬化布線16a和布線部分16bl。布線部分16bl為約5微米深、7微米寬以及約24微米長(zhǎng)(S卩，進(jìn)入圖中測(cè)量)；而 過(guò)孔16a為約140微米深、約3微米寬以及約20微米長(zhǎng)(即，進(jìn)入圖中測(cè)量)。在其他實(shí)施 例中，布線16a的范圍為50微米到180微米深。本領(lǐng)域技術(shù)人員將認(rèn)可，本發(fā)明還預(yù)期其 他尺寸，這依賴于開關(guān)的具體應(yīng)用。在圖2c中，在圖2b的結(jié)構(gòu)上沉積粘合劑18，并且附接載體20，如在上面的本發(fā)明 的第一方面中所述。圖2c進(jìn)一步示出了雙鑲嵌工藝以形成過(guò)孔15。本領(lǐng)域技術(shù)人員應(yīng)理解，雙鑲嵌工 藝將形成不同深度的溝槽。在實(shí)施例中，溝槽15包括第一尺寸的向下延伸的支路(leg) 15a 以及第二尺寸的水平延伸的支路15b。水平延伸的支路15b被設(shè)置為朝向彼此延伸，其間具 有間隔。在圖2d中，用金屬17從晶片的背側(cè)填充溝槽15，以完成金屬布線，其總體以參考標(biāo)號(hào)16b示出。在實(shí)施例中，金屬17可以為使用常規(guī)CVD或ALD工藝沉積的TiN和鎢；但 本發(fā)明還預(yù)期其他工藝和金屬及其組合。在晶片10的背側(cè)沉積電介質(zhì)材料22，并對(duì)其構(gòu) 圖以形成開口 22a。電介質(zhì)材料22可以為例如Si02。開口 22a在晶片10的背側(cè)暴露布線 16b。在圖2e中，可以使用例如濕法和干法蝕刻工藝的組合來(lái)蝕刻晶片10的背側(cè)，以使 用例如如上所述的方法形成孔24。在實(shí)施例中，可以使用加熱的氫氧化鉀(K0H)溶液來(lái)蝕 刻晶片10以形成孔24。在實(shí)施例中，電介質(zhì)材料22將保護(hù)晶片10的外部；然而，在本發(fā) 明的該方面中，外布線16b基本暴露在孔24中以允許其移動(dòng)。在圖2e中，使用在上面的本發(fā)明的第一方面中所述的方法，將可選的晶片帽26接 合到晶片10的下側(cè)。圖2f示出圖2e的結(jié)構(gòu)的沿線B_B的橫截面視圖。該視圖更清楚地示出了中間布 線16a的長(zhǎng)度，例如，約20到100微米。該視圖還示出了外布線16b暴露在孔24中以允許 其移動(dòng)。圖2g示出圖2e的結(jié)構(gòu)的沿線C_C的橫截面視圖。該視圖更清楚地示出了布線的 形成在過(guò)孔15b中的部分朝向彼此延伸。在布線的形成在過(guò)孔15b中的部分之間的間距為 約2到4微米。圖2h示出處于閉合位置的本發(fā)明的第二方面的開關(guān)。在該實(shí)施例中，對(duì)中間布線 16a施加致動(dòng)電壓Va。在實(shí)施例中，致動(dòng)電壓Va為對(duì)中間布線16a施加的100伏特?？梢?動(dòng)的電極處于dc接地。這產(chǎn)生庫(kù)侖力，該庫(kù)侖力將外布線吸引為彼此接觸。這使開關(guān)有效 地閉合，例如，使外布線16b形成接觸。本發(fā)明的第三方面圖3示出根據(jù)本發(fā)明的第三方面的最終MEMS結(jié)構(gòu)和各處理步驟。在圖3中，如上 所述，使用常規(guī)光刻和金屬化工藝，從晶片10的頂側(cè)形成布線部分16al和布線16b。使用 淺過(guò)孔(比用于形成外布線16b的過(guò)孔淺)形成內(nèi)布線16al。淺過(guò)孔的深度可以依賴于具 體應(yīng)用而變化。例如，淺過(guò)孔可以為約10微米深，而用于形成外布線16b的過(guò)孔可以為約 150微米深；但本發(fā)明還預(yù)期其他尺寸。本領(lǐng)域技術(shù)人員還應(yīng)理解，可以在分開的光刻工藝 中形成用于形成布線16al和16b的過(guò)孔?？梢杂媒饘倩蚪饘俚慕M合，例如，氮化鈦或鎢，從 晶片的頂側(cè)填充過(guò)孔。使用在本發(fā)明的上述方面中所述的方法，在晶片的頂側(cè)在電介質(zhì)材料12和布線 的暴露部分上形成粘合劑18和載體20。在進(jìn)行研磨工藝以暴露布線16b的底部之后，從晶片的下側(cè)進(jìn)行常規(guī)的雙鑲嵌工 藝，以形成連接到布線部分16al的金屬化部分16a2。可以使用例如濕法和干法蝕刻工藝的 組合來(lái)蝕刻晶片10的背側(cè)，以形成開口 24，如在本發(fā)明的上述方面中所述。在實(shí)施例中，電 介質(zhì)材料22將以這樣的程度保護(hù)晶片10的外部，以便外布線16b的至少一側(cè)保持為與晶 片10的材料附接(固定)；而內(nèi)布線16al、16a2被基本暴露在孔24中，以允許其移動(dòng)?？?以使用在本發(fā)明的上述方面中所述的方法，將可選的晶片帽26接合到晶片10的下側(cè)以產(chǎn) 生密封。如圖3所示，對(duì)固定布線16b施加致動(dòng)電壓Va，并且可移動(dòng)的電極16al處于dc接 地。在實(shí)施例中，致動(dòng)電壓Va為100伏特。這產(chǎn)生庫(kù)侖斥力，該庫(kù)侖斥力將內(nèi)布線16a2推
11斥為彼此接觸。這使開關(guān)有效地閉合，例如，使自由浮動(dòng)的內(nèi)布線16a2移動(dòng)為接觸。本發(fā)明的第四方面圖4示出根據(jù)本發(fā)明的第四方面的另一 MEMS結(jié)構(gòu)和各處理步驟。在圖4中，使用 如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成布線16al和16b。過(guò)孔和所產(chǎn)生 的布線16al、16b可以具有如上關(guān)于例如本發(fā)明的第一方面所述的各種尺寸。使用在本發(fā) 明的上述方面中所述的方法用例如諸如ALD氮化鈦和CVD鎢的金屬或金屬的組合來(lái)從晶片 10的頂側(cè)填充過(guò)孔。使用在本發(fā)明的上述方面中所述的方法，在晶片的頂側(cè)上的電介質(zhì)材 料12和布線的暴露部分上形成粘合劑18，并且將載體20附接到粘合劑18。在進(jìn)行研磨工藝以暴露布線16al、16b的底部之后，可以使用在本發(fā)明的上述方 面中所述的方法，從晶片10的下側(cè)進(jìn)行常規(guī)的蝕刻和金屬化工藝，以形成連接到布線部分 16al的內(nèi)布線部分16a2。在實(shí)施例中，電介質(zhì)材料22將以這樣的程度保護(hù)晶片10的外部， 以便外布線16b的至少一側(cè)保持為與晶片10的材料附接(固定)；而內(nèi)布線16al、16a2被 基本暴露在孔24中，以允許其移動(dòng)。可以使用在本發(fā)明的上述方面中所述的方法，將可選的晶片帽26接合到晶片10 的下側(cè)以產(chǎn)生密封。在圖4中，對(duì)固定布線16b施加致動(dòng)電壓Va，并且可移動(dòng)的電極16a2處于dc接 地。在實(shí)施例中，致動(dòng)電壓Va為100伏特。這產(chǎn)生庫(kù)侖斥力，該庫(kù)侖斥力將內(nèi)布線16a2推 斥為彼此接觸。這使開關(guān)有效地閉合，例如，使自由浮動(dòng)的內(nèi)布線16a2移動(dòng)為接觸。本發(fā)明的第五方面圖5a和5b示出根據(jù)本發(fā)明的第五方面的另一 MEMS結(jié)構(gòu)和各處理步驟。在圖5a 中，使用如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成布線16a。用于從晶片的 頂側(cè)形成布線16a的過(guò)孔為約80微米深，但本發(fā)明還預(yù)期其他尺寸?？梢杂美缰T如ALD 氮化鈦和CVD鎢的金屬或金屬的組合來(lái)從晶片10的頂側(cè)填充過(guò)孔，隨后進(jìn)行CMP。在晶片的頂側(cè)在電介質(zhì)材料12和布線的暴露部分上形成粘合劑18。使用在本發(fā) 明的上述方面中所述的方法，將載體20附接到粘合劑18。從晶片的下側(cè)進(jìn)行常規(guī)的光刻和金屬化工藝以形成外布線16bl、16b2。然后使用 例如干法和濕法蝕刻工藝的組合來(lái)蝕刻晶片10的背側(cè)，以形成孔24。在實(shí)施例中，可以使 用加熱的氫氧化鉀(K0H)溶液來(lái)蝕刻晶片10以形成孔24。在實(shí)施例中，電介質(zhì)材料22將 以這樣的程度保護(hù)晶片10的外部，以便至少外布線16bl保持為與晶片10的材料附接(固 定)；而內(nèi)布線16a和外布線16b2被基本暴露在孔24中，以允許布線16a移動(dòng)?？梢允褂?在本發(fā)明的上述方面中所述的方法，將可選的晶片帽26接合到晶片10的下側(cè)以產(chǎn)生密封。如圖5a (或5b)所示，對(duì)固定布線16b 1施加致動(dòng)電壓Va，并且可移動(dòng)的布線16a 和16b處于dc接地。在實(shí)施例中，致動(dòng)電壓Va為100伏特。這產(chǎn)生庫(kù)侖力，該庫(kù)侖力將布 線16a推斥朝向內(nèi)布線16b2并與其接觸。這使開關(guān)有效地閉合，例如，使布線16a移動(dòng)為 與布線16b2接觸。本發(fā)明的第六方面圖6a和6b示出根據(jù)本發(fā)明的第六方面的另一 MEMS結(jié)構(gòu)和各處理步驟。在圖6a 中，使用如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成外布線16bb。用于從晶片 的頂側(cè)形成布線16bb的過(guò)孔為約80微米深，但本發(fā)明還預(yù)期其他尺寸。可以用例如諸如ALD氮化鈦和CVD鎢的金屬或金屬的組合來(lái)從晶片10的頂側(cè)填充過(guò)孔，隨后進(jìn)行CMP。在晶片的頂側(cè)在電介質(zhì)材料12和布線的暴露部分上形成粘合劑18。使用在本發(fā) 明的上述方面中所述的方法，將載體20附接到粘合劑18。從晶片的下側(cè)進(jìn)行常規(guī)的光刻和金屬化工藝以形成外布線16bl、16b2。外布線 16bl與布線16bb基本對(duì)準(zhǔn)。然后使用例如干法和濕法蝕刻工藝的組合來(lái)蝕刻晶片10的背 側(cè)，以形成孔24，如上所述。在實(shí)施例中，可以使用加熱的氫氧化鉀(K0H)溶液來(lái)蝕刻晶片 10以形成孔24。在實(shí)施例中，電介質(zhì)材料22將以這樣的程度保護(hù)晶片10的外部，以便外布線16bl 和外布線16bb的至少一側(cè)保持為與晶片10的材料附接(固定)；而其他外布線16b2被基 本暴露在孔24中，以允許其移動(dòng)。將可選的晶片帽26接合到晶片10的下側(cè)以產(chǎn)生密封。 晶片帽26可以為例如玻璃。可以使用任何常規(guī)的接合方法將晶片帽26接合到電介質(zhì)材料 22，如上所述。在圖6a(或6b)中，對(duì)固定布線16bl施加致動(dòng)電壓Va，并且可移動(dòng)的布線16a和 16b處于dc接地。在實(shí)施例中，致動(dòng)電壓Va為對(duì)固定的外布線16bl施加的100伏特。這 產(chǎn)生庫(kù)侖力，該庫(kù)侖力將其他(浮動(dòng))外布線16b2吸引朝向布線16bb并與其接觸。這使 開關(guān)有效地閉合。圖6b示出本發(fā)明的結(jié)構(gòu)的示例性尺寸。例如，孔24的垂直尺寸的范圍可以為約 100微米到約200微米。布線16bl與16b2之間的距離為約1微米。在實(shí)施例中，可移動(dòng) 的布線16b2在其端部處被掩埋在晶片10中。由于布線非常長(zhǎng)，例如，至少為延伸了孔的垂 直距離的長(zhǎng)度，當(dāng)對(duì)固定布線16bl施加電壓時(shí)，可移動(dòng)布線的一部分(例如，靠近固定布線 16bl的中間部分)將朝向固定布線16bl移動(dòng)并與其形成接觸，如圖6b中的箭頭“A”所示。本發(fā)明的第七方面圖7示出根據(jù)本發(fā)明的第七方面的另一 MEMS結(jié)構(gòu)和各處理步驟。在圖7中，使用 如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成布線16bl、16b2。用于從晶片的頂 側(cè)形成布線16bl、16b2的過(guò)孔為約50微米深，但本發(fā)明還預(yù)期其他尺寸?？梢杂美缰T如 ALD氮化鈦和CVD鎢的金屬或金屬的組合來(lái)從晶片10的頂側(cè)填充過(guò)孔，隨后進(jìn)行CMP。在晶片的頂側(cè)在電介質(zhì)材料12和布線的暴露部分上形成粘合劑18。使用在本發(fā) 明的上述方面中所述的方法，將載體20附接到粘合劑18。從晶片的下側(cè)進(jìn)行常規(guī)的光刻工藝以形成內(nèi)布線16a(其從布線16bl、16b2偏 移)。然后使用例如干法和濕法蝕刻工藝的組合來(lái)蝕刻晶片10的背側(cè)，以形成孔24。在實(shí) 施例中，可以使用加熱的氫氧化鉀(K0H)溶液來(lái)蝕刻晶片10以形成孔24。在實(shí)施例中，電 介質(zhì)材料22將以這樣的程度保護(hù)晶片10的外部，使一個(gè)外布線16b2的至少一側(cè)保持為與 晶片10的材料附接(固定)；而內(nèi)布線16和其他外布線16bl被基本暴露在孔24中，以允 許至少外布線16bl移動(dòng)?？梢允褂们笆龇椒?，將可選的晶片帽26接合到晶片10的下側(cè)以 產(chǎn)生密封。如圖7所示，對(duì)固定的外布線16b2施加致動(dòng)電壓Va，并且可移動(dòng)的電極16a處于 dc接地。在實(shí)施例中，致動(dòng)電壓Va為100伏特。這產(chǎn)生庫(kù)侖力，該庫(kù)侖力將布線16bl推斥 為與布線16a接觸。這使開關(guān)有效地閉合。本發(fā)明的第八方面
圖8示出根據(jù)本發(fā)明的第八方面的另一 MEMS結(jié)構(gòu)和各處理步驟。在圖8中，使用 如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成布線16a和16b。在實(shí)施例中，用 于形成內(nèi)布線16a的過(guò)孔的深度大于用于形成外布線16b的過(guò)孔的深度。例如，用于形成 布線16a的過(guò)孔為約100微米深，但本發(fā)明還預(yù)期其他尺寸。可以用例如諸如ALD氮化鈦 和CVD鎢的金屬或金屬的組合來(lái)從晶片10的頂側(cè)填充過(guò)孔，隨后進(jìn)行CMP。在晶片的頂側(cè)在電介質(zhì)材料12和布線的暴露部分上形成粘合劑18。使用在本發(fā) 明的上述方面中所述的方法，將載體20附接到粘合劑18。從晶片的下側(cè)進(jìn)行常規(guī)的光刻和金屬化工藝以形成外布線16bb。外布線16bb與 從晶片10的頂側(cè)形成的外布線16b對(duì)準(zhǔn)。然后使用例如濕法和干法蝕刻工藝的組合來(lái)蝕 刻晶片10的背側(cè)，以形成孔24，如上所述。在實(shí)施例中，可以使用加熱的氫氧化鉀(K0H)溶 液來(lái)蝕刻晶片10以形成孔24。在實(shí)施例中，電介質(zhì)材料22將以這樣的程度保護(hù)晶片10的外部，以便一個(gè)外布線 16b和外布線16bb的至少一側(cè)保持為與晶片10的材料附接(固定)；而內(nèi)布線16a被暴露 在孔24中，以允許其移動(dòng)。由于電介質(zhì)材料22的布置(與具有固定的外布線的任何實(shí)施 例的情況一樣)，固定的外布線16b同樣被稍微或完全地掩埋在晶片材料內(nèi)。可以將可選的晶片帽26接合到晶片10的下側(cè)以產(chǎn)生密封，如前所述。在圖8中，對(duì)固定布線16b (在布線16bb上方)施加致動(dòng)電壓Va，并且對(duì)其他固定 的布線16b施加負(fù)Va?？梢苿?dòng)的布線16a處于dc接地。在實(shí)施例中，致動(dòng)電壓Va為對(duì)固 定的布線16b (在布線16bb上方)施加的100伏特和對(duì)其他固定的布線16b施加的-100 伏特。這產(chǎn)生庫(kù)侖力，該庫(kù)侖力使布線16a移動(dòng)朝向外布線16bb并與其接觸。這使開關(guān)有 效地閉合。在本發(fā)明的該方面和其他方面中還預(yù)期使用一個(gè)或多個(gè)致動(dòng)電極。本發(fā)明的第九方面圖9示出根據(jù)本發(fā)明的第九方面的另一 MEMS結(jié)構(gòu)和各處理步驟。在圖9中，使用 如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成布線16a和16b。在實(shí)施例中，用 于形成內(nèi)布線16a的過(guò)孔的深度大于用于形成外布線16b的過(guò)孔的深度。例如，用于形成 布線16a的過(guò)孔為約80微米深，但本發(fā)明還預(yù)期其他尺寸。本領(lǐng)域技術(shù)人員應(yīng)認(rèn)可，在任 何適用的實(shí)施例中，在不同的光刻工藝中形成不同深度的過(guò)孔?？梢杂美缰T如ALD氮化 鈦和CVD鎢的金屬或金屬的組合來(lái)從晶片10的頂側(cè)填充過(guò)孔，隨后進(jìn)行CMP。在晶片的頂側(cè)在電介質(zhì)材料12和布線的暴露部分上形成粘合劑18。使用在本發(fā) 明的上述方面中所述的方法，將載體20附接到粘合劑18。從晶片的下側(cè)進(jìn)行常規(guī)的光刻和金屬化工藝以形成外布線16bb。外布線16bb偏 離從晶片10的頂側(cè)形成的外布線16b和內(nèi)布線16a。然后使用例如濕法和干法蝕刻工藝的 組合來(lái)蝕刻晶片10的背側(cè)，以形成孔24。在實(shí)施例中，可以使用加熱的氫氧化鉀(K0H)溶 液來(lái)蝕刻晶片10以形成孔24。在實(shí)施例中，電介質(zhì)材料22將以這樣的程度保護(hù)晶片10的外部，以便一個(gè)外布線 16b和外布線16bb的至少一側(cè)保持為與晶片10的材料附接(固定)；而內(nèi)布線16a被暴露 在孔24中，以允許其移動(dòng)。由于電介質(zhì)材料22的布置(與具有固定的外布線的任何實(shí)施 例的情況一樣)，固定的外布線16b同樣被稍微或完全地掩埋在晶片材料內(nèi)。可以使用前述 方法將可選的晶片帽26接合到晶片10的下側(cè)以產(chǎn)生密封。
在圖9中，對(duì)固定布線16b (最靠近布線16bb)施加致動(dòng)電壓Va，并且對(duì)其他固定 的布線16b施加負(fù)Va?？梢苿?dòng)的布線16a處于dc接地。在實(shí)施例中，致動(dòng)電壓Va為對(duì)固 定的布線16b (最靠近布線16bb)施加的100伏特和對(duì)其他固定的布線16b施加的-100伏 特。這產(chǎn)生庫(kù)侖力，該庫(kù)侖力使布線16a移動(dòng)朝向外布線16bb并與其接觸。這使開關(guān)有效 地閉合。本發(fā)明的第十方面圖10示出根據(jù)本發(fā)明的第十方面的另一 MEMS結(jié)構(gòu)和各處理步驟。在圖10中，使 用如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成布線16a和16b。用于從晶片的 頂側(cè)形成布線16a的過(guò)孔為約150微米深，但本發(fā)明還預(yù)期其他尺寸。用于形成外布線16b 的過(guò)孔為例如約10微米的淺過(guò)孔。可以用例如諸如ALD氮化鈦和CVD鎢的金屬或其組合 來(lái)從晶片10的頂側(cè)填充過(guò)孔，隨后進(jìn)行CMP。在晶片的頂側(cè)在電介質(zhì)材料12和布線的暴露部分上形成粘合劑18。使用前面的 實(shí)施例中所述的方法，將載體20附接到粘合劑18。在進(jìn)行研磨工藝以暴露布線16a的底部之后，從晶片的下側(cè)進(jìn)行常規(guī)的光刻和金 屬化工藝以形成外布線16bb。外布線16bb偏離從晶片10的頂側(cè)形成的外布線16b和內(nèi)布 線16a。外布線16bb同樣被部分地掩埋在晶片材料內(nèi)。然后使用例如濕法和干法蝕刻工藝 的組合來(lái)蝕刻晶片10的背側(cè)，以形成孔24。在實(shí)施例中，可以使用加熱的氫氧化鉀(K0H) 溶液來(lái)蝕刻晶片10以形成孔24。在實(shí)施例中，電介質(zhì)材料22將以這樣的程度保護(hù)晶片10 的外部，以便外布線16b和16bb的至少一側(cè)保持為與晶片10的材料附接(固定)；而內(nèi)布 線16a被暴露在孔24中，以允許其移動(dòng)?？梢允褂们笆龇椒▽⒖蛇x的晶片帽26接合到晶片10的下側(cè)以產(chǎn)生密封。在圖10中，對(duì)固定布線16b(例如，在布線16bb上方的固定布線16b)施加致動(dòng)電 壓Va，并且對(duì)其他外布線16b施加負(fù)Va?？梢苿?dòng)的電極16a處于dc接地。在實(shí)施例中，致 動(dòng)電壓Va為對(duì)固定的布線16b中的一個(gè)(例如，在布線16bb上方的固定布線16b)施加的 100伏特和對(duì)其他外布線16b施加的-100伏特。這產(chǎn)生庫(kù)侖力，該庫(kù)侖力使自由浮動(dòng)且處 于dc接地的內(nèi)布線16a移動(dòng)朝向外布線16bb并與其接觸。這使開關(guān)有效地閉合。本發(fā)明的第十一方面圖11示出根據(jù)本發(fā)明的第i^一方面的最終MEMS結(jié)構(gòu)和各處理步驟。在圖11中， 使用如上所述的常規(guī)光刻和金屬化工藝從晶片10的頂側(cè)形成布線16bl和16b2。用于在 孔24中暴露的外布線16bl的過(guò)孔比為固定的外布線16b2而形成的其他過(guò)孔深。過(guò)孔以 及所產(chǎn)生的布線的深度可以依賴于具體應(yīng)用而變化。例如，用于形成自由浮動(dòng)布線16bl的 過(guò)孔為約150微米深；但本發(fā)明還預(yù)期其他尺寸?？梢杂美缰T如ALD氮化鈦和CVD鎢的 金屬來(lái)從晶片10的頂側(cè)填充過(guò)孔，隨后進(jìn)行CMP。在晶片的頂側(cè)在電介質(zhì)材料12和布線的暴露部分上形成粘合劑18。使用前面的 實(shí)施例中所述的方法，將載體20附接到粘合劑18。在進(jìn)行研磨工藝之后，從晶片的下側(cè)進(jìn)行常規(guī)的光刻和金屬化工藝以形成外布線 16bb，該外布線16bb偏離從晶片10的頂側(cè)形成的外布線16bl、16b2和內(nèi)布線16a。布線 16bb被部分地掩埋在晶片的材料內(nèi)。然后使用例如濕法和干法蝕刻工藝的組合來(lái)蝕刻晶 片10的背側(cè)，以形成孔24。在實(shí)施例中，可以使用加熱的氫氧化鉀(K0H)溶液來(lái)蝕刻晶片10以形成孔24。在實(shí)施例中，電介質(zhì)材料22將以這樣的程度保護(hù)晶片10的外部，以便一 個(gè)外布線16b2的至少一側(cè)保持為與晶片10的材料附接(固定)；而外布線16bl被暴露在 孔24中，以允許其移動(dòng)。可以使用前述方法將可選的晶片帽26接合到晶片10的下側(cè)以產(chǎn) 生密封。通過(guò)吸合電壓和致動(dòng)電壓來(lái)限定MEMS接觸開關(guān)功能性。吸合電壓被定義為使梁 彎曲且形成接觸所需的所施加的致動(dòng)器電壓，而致動(dòng)電壓為在MEMS開關(guān)電路中施加的大 于吸合電壓的電壓。在此條件下，圖11的結(jié)構(gòu)包括致動(dòng)間隙(AG)和接觸間隙(CG)。致動(dòng) 間隙(AG)為在致動(dòng)器與梁之間的間隔(例如，16bl與16b2之間的間隔)。接觸間隙(CG) 為在可移動(dòng)梁與接觸之間的間隔(例如，梁16bl與梁16bb之間的間隔)。本領(lǐng)域技術(shù)人員 應(yīng)理解，本發(fā)明的每個(gè)方面都包括致動(dòng)間隙(AG)和接觸間隙(CG)。在圖11的實(shí)例中，通過(guò)對(duì)梁16bl施加dc接地且對(duì)致動(dòng)器16bb施加dc致動(dòng)電 壓，使MEM梁致動(dòng)或移動(dòng)為接觸，如下面將更詳細(xì)地討論的。為了避免會(huì)導(dǎo)致電弧放電和對(duì) MEMS開關(guān)的潛在破壞的在梁16bl與致動(dòng)器16bb之間的短路，接觸間隙(CG)典型地小于致 動(dòng)間隙(AG)。更具體地，在圖11中，對(duì)固定的外布線16b2施加致動(dòng)電壓Va。在實(shí)施例中，致動(dòng) 電壓Va為對(duì)固定的外布線16b2施加的100伏特。這產(chǎn)生庫(kù)侖力，該庫(kù)侖力使處于dc接地 的外布線16bl移動(dòng)朝向外布線16bb并與其接觸。這使開關(guān)有效地閉合。數(shù)據(jù)點(diǎn)的曲線12是根據(jù)本發(fā)明的鋁懸臂梁的示出對(duì)于具有60V吸合電壓的梁的梁厚度、梁長(zhǎng) 度和致動(dòng)間隙的計(jì)算出的數(shù)據(jù)點(diǎn)的曲線圖。這些數(shù)據(jù)點(diǎn)是使用由Osterberg和Senturia 于1997年發(fā)表的文章而計(jì)算得出的。圖12的曲線圖中的數(shù)據(jù)點(diǎn)被提供作為這樣的代表性 示例，其示出對(duì)于例如120微米、160微米、200微米和250微米的各種梁長(zhǎng)度而言的各種間 隙和梁厚度。通常，吸合電壓隨著梁厚度的增加和梁長(zhǎng)度的減小而增加，且隨著致動(dòng)間隙厚 度的增加而增加。對(duì)在例如圖11中所述的單個(gè)垂直懸臂梁應(yīng)用這些計(jì)算。當(dāng)然，這些相同 或相似的數(shù)據(jù)點(diǎn)在性質(zhì)上與在本發(fā)明中所述的任何單個(gè)懸臂梁(包括在例如圖4中的雙懸 臂梁)相關(guān)。本領(lǐng)域技術(shù)人員應(yīng)意識(shí)到，以具體的吸合電壓要求為目標(biāo)，在本發(fā)明中所述的 垂直懸臂梁可以具有在梁厚度、致動(dòng)間隙厚度、接觸間隙厚度以及梁長(zhǎng)度方面的其他設(shè)置。設(shè)計(jì)結(jié)構(gòu)圖13示例出優(yōu)選通過(guò)設(shè)計(jì)過(guò)程910處理的包括輸入設(shè)計(jì)結(jié)構(gòu)920的多種這樣的 設(shè)計(jì)結(jié)構(gòu)。設(shè)計(jì)結(jié)構(gòu)920為通過(guò)設(shè)計(jì)過(guò)程910產(chǎn)生和處理的邏輯模擬設(shè)計(jì)結(jié)構(gòu)，以制造硬 件器件的邏輯等價(jià)功能表示。設(shè)計(jì)結(jié)構(gòu)920還可以或可替代地包括數(shù)據(jù)和/或程序指令， 當(dāng)通過(guò)設(shè)計(jì)過(guò)程910處理時(shí)，這些數(shù)據(jù)和/或程序指令產(chǎn)生硬件器件的物理結(jié)構(gòu)的功能表 示。無(wú)論表示功能性和/或結(jié)構(gòu)性設(shè)計(jì)特征，可以使用諸如通過(guò)芯開發(fā)者/設(shè)計(jì)者實(shí)施的 電子計(jì)算機(jī)輔助設(shè)計(jì)(ECAD)而產(chǎn)生設(shè)計(jì)結(jié)構(gòu)920。當(dāng)被編碼在機(jī)器可讀的數(shù)據(jù)傳送、門陣 列或存儲(chǔ)介質(zhì)上時(shí)，設(shè)計(jì)結(jié)構(gòu)920可以在設(shè)計(jì)過(guò)程910內(nèi)被一個(gè)或多個(gè)硬件和/或軟件模 塊訪問(wèn)和處理，以模擬或在功能上表示諸如在圖la-11中所示的電子部件、電路、電子或邏 輯模塊、裝置、設(shè)備或系統(tǒng)。因此，設(shè)計(jì)結(jié)構(gòu)920包括文件或其他數(shù)據(jù)結(jié)構(gòu)，所述文件或數(shù) 據(jù)結(jié)構(gòu)包括人類和/或計(jì)算機(jī)可讀的源代碼、編譯結(jié)構(gòu)以及計(jì)算機(jī)可執(zhí)行代碼結(jié)構(gòu)，當(dāng)通 過(guò)設(shè)計(jì)或模擬數(shù)據(jù)處理系統(tǒng)進(jìn)行處理時(shí)，其在功能上模擬或表示硬件邏輯設(shè)計(jì)的電路或其他水平。這樣的數(shù)據(jù)結(jié)構(gòu)包括硬件描述語(yǔ)言(HDL)設(shè)計(jì)實(shí)體或其他數(shù)據(jù)結(jié)構(gòu)，其遵照諸如 Verilog和VHDL的較低級(jí)HDL設(shè)計(jì)語(yǔ)言和/或諸如C或C++的較高級(jí)設(shè)計(jì)語(yǔ)言，和/或與 這些設(shè)計(jì)語(yǔ)言兼容。設(shè)計(jì)過(guò)程910優(yōu)選采用且并入用于分析、轉(zhuǎn)譯或處理在圖la-11中所示的部件、電 路、器件或邏輯結(jié)構(gòu)的設(shè)計(jì)/模擬功能等價(jià)物的硬件和/或軟件模塊，以產(chǎn)生網(wǎng)表980，該網(wǎng) 表980可包含諸如設(shè)計(jì)結(jié)構(gòu)920的設(shè)計(jì)結(jié)構(gòu)。網(wǎng)表980包括，例如，表示布線、分立部件、邏 輯門、控制電路、I/O設(shè)備、模型等的列表的經(jīng)編譯的或經(jīng)處理的數(shù)據(jù)結(jié)構(gòu)，該列表描述與集 成電路設(shè)計(jì)中的其他元件和電路的連接。使用迭代過(guò)程綜合網(wǎng)表980，在該迭代過(guò)程中，依 賴于器件的設(shè)計(jì)規(guī)格和參數(shù)，再次綜合網(wǎng)表980 —次或多次。與在此描述的其他設(shè)計(jì)結(jié)構(gòu) 類型一樣地，網(wǎng)表980可以被記錄在機(jī)器可讀的數(shù)據(jù)存儲(chǔ)介質(zhì)上或者被編程到可編程的門 陣列中。該介質(zhì)可以為非易失性存儲(chǔ)介質(zhì)，例如磁盤或光盤驅(qū)動(dòng)器、可編程的門陣列、緊湊 式閃存或其他閃存。附加地或替代地，該介質(zhì)可以為系統(tǒng)或高速緩沖存儲(chǔ)器、緩沖間隔、或 者電學(xué)或光學(xué)傳導(dǎo)性設(shè)備以及在其上可經(jīng)由互聯(lián)網(wǎng)或其他適宜的網(wǎng)絡(luò)手段傳送和中間存 儲(chǔ)數(shù)據(jù)包的材料。設(shè)計(jì)過(guò)程910包括用于處理各種輸入數(shù)據(jù)結(jié)構(gòu)類型(包括網(wǎng)表980)的硬件和軟 件模塊。這樣的數(shù)據(jù)結(jié)構(gòu)類型存在于例如庫(kù)元件930中且包括一組常用的元件、電路和器 件，包括模型、版圖和符號(hào)表示，用于給定的制造技術(shù)(例如，不同的技術(shù)節(jié)點(diǎn)，32nm、45nm、 90nm等等)。這些數(shù)據(jù)結(jié)構(gòu)類型還包括設(shè)計(jì)規(guī)格940、特征數(shù)據(jù)950、校驗(yàn)數(shù)據(jù)960、設(shè)計(jì)規(guī) 則970和測(cè)試數(shù)據(jù)文件985，其中測(cè)試數(shù)據(jù)文件985包括輸入測(cè)試圖形、輸出測(cè)試結(jié)果、以及 其他測(cè)試信息。例如，設(shè)計(jì)過(guò)程910還包括標(biāo)準(zhǔn)機(jī)械設(shè)計(jì)處理，例如，應(yīng)力分析、熱分析、機(jī) 械事件模擬、對(duì)于諸如澆鑄、模制和模壓成形等等的操作的處理模擬。在不偏離本發(fā)明的范 圍和精神的情況下，機(jī)械設(shè)計(jì)領(lǐng)域的普通技術(shù)人員可以理解在設(shè)計(jì)過(guò)程910中使用的可能 的機(jī)械設(shè)計(jì)工具和應(yīng)用的程度。設(shè)計(jì)過(guò)程910還包括用于執(zhí)行諸如時(shí)序分析、校驗(yàn)、設(shè)計(jì)規(guī) 則檢驗(yàn)、位置和路線操作等等的標(biāo)準(zhǔn)電路設(shè)計(jì)過(guò)程的模塊。設(shè)計(jì)過(guò)程910采用且并入諸如HDL編譯程序的邏輯和物理設(shè)計(jì)工具以及模擬建 模工具，以與部分或全部所示出的支持?jǐn)?shù)據(jù)結(jié)構(gòu)以及任何附加的機(jī)械設(shè)計(jì)或數(shù)據(jù)(如果適 用)一起處理設(shè)計(jì)結(jié)構(gòu)920，從而產(chǎn)生第二設(shè)計(jì)結(jié)構(gòu)990。設(shè)計(jì)結(jié)構(gòu)990以用于機(jī)械設(shè)備 和結(jié)構(gòu)的數(shù)據(jù)交換的數(shù)據(jù)格式存在于存儲(chǔ)介質(zhì)或可編程的門陣列上(例如，以IGES、DXF、 Parasolid XT、JT、DRG或任何其他合適的格式存儲(chǔ)的信息，以存儲(chǔ)或反應(yīng)這種機(jī)械設(shè)計(jì)結(jié) 構(gòu))。與設(shè)計(jì)結(jié)構(gòu)920相似，設(shè)計(jì)結(jié)構(gòu)990優(yōu)選包括一個(gè)或多個(gè)文件、數(shù)據(jù)結(jié)構(gòu)、或其他計(jì)算 機(jī)編碼的數(shù)據(jù)或指令，其存在于傳輸或數(shù)據(jù)存儲(chǔ)介質(zhì)上，且當(dāng)通過(guò)ECAD系統(tǒng)進(jìn)行處理時(shí)， 其產(chǎn)生在邏輯上或功能上與圖la-11中所示的本發(fā)明的一個(gè)或多個(gè)實(shí)施例等效的形式。在 一個(gè)實(shí)施例中，設(shè)計(jì)結(jié)構(gòu)990包括編譯的可執(zhí)行HDL模擬模型，其在功能上模擬在圖la-11 中所示的器件。設(shè)計(jì)結(jié)構(gòu)990還采用用于交換集成電路的版圖數(shù)據(jù)的數(shù)據(jù)格式和/或符號(hào)數(shù)據(jù)格 式(例如，以⑶SII (⑶S2)、GL1、0ASIS、圖文件或者用于存儲(chǔ)這樣的設(shè)計(jì)數(shù)據(jù)結(jié)構(gòu)的任何其 他適宜的格式存儲(chǔ)的信息)。例如，設(shè)計(jì)結(jié)構(gòu)990包括信息，例如符號(hào)數(shù)據(jù)、圖文件、測(cè)試數(shù) 據(jù)文件、設(shè)計(jì)內(nèi)容文件、制造數(shù)據(jù)、版圖參數(shù)、布線、金屬級(jí)、過(guò)孔、形狀、貫穿制造線的路線 數(shù)據(jù)以及制造商和/或其他設(shè)計(jì)者/開發(fā)者為了制造如上所述且在la-11中所示的器件或
17結(jié)構(gòu)所需的任何其他數(shù)據(jù)。然后設(shè)計(jì)結(jié)構(gòu)990進(jìn)行到階段995，其中，例如，設(shè)計(jì)結(jié)構(gòu)990 進(jìn)行到流片(tape-out)、投入制造、投入掩模室、發(fā)送到另一設(shè)計(jì)室、發(fā)回到客戶等等。如上所述的方法用于制造集成電路芯片。制造商以原晶片形式(即，作為具有多 個(gè)未封裝的芯片的單晶片)、作為裸芯或以封裝形式發(fā)送所產(chǎn)生的集成電路芯片。在后一情 況下，芯片被安裝在單芯片封裝(例如塑料載體，其中引線被附到母板或其他更高級(jí)載體) 中或者被安裝在多芯片封裝(例如陶瓷載體，其具有任一或兩個(gè)表面互連或掩埋的互連) 中。在任何情況下，芯片接著與其他芯片、分立電路元件和/或其他信號(hào)處理器件集成來(lái)作 為中間產(chǎn)品(例如母板)或最終產(chǎn)品的一部分。最終產(chǎn)品可以為包括集成電路芯片的任何產(chǎn)品。在此使用的術(shù)語(yǔ)是僅僅用于描述具體實(shí)施例的目的，而不旨在限制本發(fā)明。在此 使用的單數(shù)形式的“一個(gè)”和“該”旨在也包括復(fù)數(shù)形式，除非上下文中明確地另有規(guī)定。還 應(yīng)理解，在用于該說(shuō)明書中時(shí)，術(shù)語(yǔ)“包括”規(guī)定所述特征、整體、步驟、操作、元件和/或部 件的存在，而不排除一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、部件和/或其組合的存 在或附加。下面的權(quán)利要求中的對(duì)應(yīng)的結(jié)構(gòu)、材料、動(dòng)作、所有裝置或步驟加功能要素的等價(jià) 物(如果存在)旨在包括用于如所具體要求保護(hù)的要素那樣與其他要求保護(hù)的要素組合而 執(zhí)行功能的任何結(jié)構(gòu)、材料或動(dòng)作。本發(fā)明的說(shuō)明書是為了示例和說(shuō)明的目的而給出的，而 不旨在以所公開的形式窮舉或限制本發(fā)明。只要不脫離本發(fā)明的范圍和精神，多種修改和 變體對(duì)于本領(lǐng)域的技術(shù)人員是顯而易見的。為了最好地解釋本發(fā)明的原理和實(shí)際應(yīng)用，且 為了使本領(lǐng)域的其他普通技術(shù)人員理解本發(fā)明，選擇和描述了實(shí)施例，具有各種修改的各 種實(shí)施例適合所預(yù)期的具體用途。
權(quán)利要求
一種制造MEMS開關(guān)的方法，包括以下步驟在晶片中形成至少兩個(gè)垂直延伸的過(guò)孔；用金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔，以形成至少兩個(gè)垂直延伸的布線；以及從底側(cè)在所述晶片中開孔，以便所述垂直延伸的布線中的至少一個(gè)在所述孔內(nèi)可移動(dòng)。
2.根據(jù)權(quán)利要求1的方法，其中形成所述至少兩個(gè)垂直延伸的過(guò)孔包括從所述晶片的頂側(cè)蝕刻四個(gè)垂直延伸的過(guò)孔；并且用所述金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔包括從所述晶片的所述頂側(cè)填充所述 四個(gè)垂直延伸的過(guò)孔，以形成四個(gè)垂直延伸的布線；并且開孔包括從所述底側(cè)蝕刻所述晶片，以便所述四個(gè)垂直延伸的布線中的兩個(gè)內(nèi)布線在 所述孔內(nèi)可移動(dòng)以彼此接觸。
3.根據(jù)權(quán)利要求2的方法，其中形成所述至少兩個(gè)垂直延伸的過(guò)孔還包括從所述晶片的所述底側(cè)蝕刻過(guò)孔； 用金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔還包括從所述底側(cè)用金屬填充所述底側(cè)，以 形成分別與所述四個(gè)垂直延伸的布線中的內(nèi)布線接觸的兩個(gè)布線延伸部；并且開孔包括從所述底側(cè)蝕刻所述晶片，以便所述兩個(gè)布線延伸部在所述孔內(nèi)可移動(dòng)以彼 此接觸。
4.根據(jù)權(quán)利要求1的方法，其中形成所述至少兩個(gè)垂直延伸的過(guò)孔包括以下步驟從所述晶片的頂側(cè)蝕刻四個(gè)垂直延伸的過(guò)孔，其中所述四個(gè)垂直延伸的過(guò)孔的內(nèi)部比 所述四個(gè)垂直延伸的過(guò)孔的外部淺；以及使用雙鑲嵌工藝從所述底側(cè)蝕刻兩個(gè)過(guò)孔；用所述金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔包括以下步驟從所述晶片的所述頂側(cè)填充所述四個(gè)垂直延伸的過(guò)孔，以形成四個(gè)垂直延伸的布線；以及從所述晶片的所述底側(cè)填充所述兩個(gè)過(guò)孔，以形成分別與所述四個(gè)垂直延伸的布線中 的內(nèi)布線接觸的兩個(gè)底側(cè)布線；并且開孔包括從所述底側(cè)蝕刻所述晶片，以便所述兩個(gè)底側(cè)布線在所述孔內(nèi)可移動(dòng)以彼此 接觸。
5.根據(jù)權(quán)利要求1的方法，其中在晶片中形成至少兩個(gè)垂直延伸的過(guò)孔包括以下步驟從所述晶片的頂側(cè)蝕刻至少三個(gè)垂直延伸的過(guò)孔，其中所述至少三個(gè)垂直延伸的過(guò)孔 的內(nèi)部比所述至少三個(gè)垂直延伸的過(guò)孔的外部深；以及從所述底側(cè)在所述晶片中蝕刻至少兩個(gè)垂直延伸的過(guò)孔； 用所述金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔包括以下步驟 用金屬?gòu)乃鼍乃鲰攤?cè)填充所述三個(gè)垂直延伸的過(guò)孔，以形成兩個(gè)部分布線和 中間較長(zhǎng)布線；以及用金屬?gòu)乃龅讉?cè)填充所述晶片中的所述垂直延伸的過(guò)孔以形成底側(cè)布線，其中所述底側(cè)布線與所述兩個(gè)部分布線接觸且在所述中間較長(zhǎng)布線的側(cè)面；并且開孔包括從所述底側(cè)蝕刻所述晶片，以便所述頂側(cè)布線或所述底側(cè)布線的中間布線在 所述孔內(nèi)可移動(dòng)。
6.根據(jù)權(quán)利要求1的方法，其中在晶片中形成至少兩個(gè)垂直延伸的過(guò)孔包括以下步驟從所述晶片的頂側(cè)在所述晶片中蝕刻三個(gè)垂直延伸的過(guò)孔，其中所述三個(gè)垂直延伸的 過(guò)孔中的中間過(guò)孔比所述三個(gè)垂直延伸的過(guò)孔中的外過(guò)孔深；以及從所述晶片的所述底側(cè)在所述晶片中蝕刻與所述三個(gè)垂直延伸的過(guò)孔中的所述中間 過(guò)孔偏移的一個(gè)過(guò)孔；用金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔包括用所述金屬填充所述三個(gè)垂直延伸的 過(guò)孔和所述底側(cè)過(guò)孔，以形成布線；并且開孔包括從所述底側(cè)蝕刻所述晶片，以便所述三個(gè)垂直延伸的布線中的中間布線在所 述孔內(nèi)可自由移動(dòng)，以與從所述晶片的所述底側(cè)形成的所述布線形成接觸。
7.根據(jù)權(quán)利要求1的方法，其中在晶片中形成至少兩個(gè)垂直延伸的過(guò)孔包括以下步驟 從所述晶片的頂側(cè)在所述晶片中形成兩個(gè)垂直延伸的過(guò)孔；以及 從所述晶片的所述底側(cè)在所述晶片中形成一個(gè)過(guò)孔；用金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔包括用所述金屬填充所述兩個(gè)垂直延伸的 過(guò)孔和所述底側(cè)過(guò)孔，以形成布線；并且開孔包括從所述底側(cè)蝕刻所述晶片，以便所述兩個(gè)垂直延伸的布線中的一個(gè)在所述孔 內(nèi)可自由移動(dòng)并與從所述晶片的所述底側(cè)形成的所述布線形成接觸。
8.根據(jù)權(quán)利要求1的方法，其中在晶片中形成至少兩個(gè)垂直延伸的過(guò)孔包括以下步驟 從所述晶片的頂側(cè)在所述晶片中形成一個(gè)垂直延伸的過(guò)孔；以及 從所述晶片的底側(cè)在所述晶片中形成一個(gè)過(guò)孔；用金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔包括用所述金屬填充所述一個(gè)垂直延伸的 過(guò)孔和所述底側(cè)過(guò)孔，以形成布線；并且開孔包括從所述底側(cè)蝕刻所述晶片，以便所述垂直延伸的布線在所述孔內(nèi)可移動(dòng)。
9.根據(jù)權(quán)利要求1的方法，還包括密封所述孔。
10.根據(jù)權(quán)利要求1的方法，還包括對(duì)兩個(gè)垂直延伸的布線中的至少一個(gè)施加電壓，以 使所述兩個(gè)垂直延伸的布線中的另一個(gè)移動(dòng)。
11.根據(jù)權(quán)利要求1的方法，還包括以下步驟研磨所述晶片的所述底側(cè)，以暴露填充的所述至少兩個(gè)垂直延伸的布線中的至少一個(gè) 的一部分；以及在形成所述孔之前保護(hù)所述晶片的所述底側(cè)的部分，以使所述至少兩個(gè)垂直延伸的布 線中的至少一個(gè)固定到所述晶片。
12.一種制造MEMS開關(guān)的方法，包括以下步驟 從晶片的頂側(cè)形成至少三個(gè)過(guò)孔；用金屬填充所述過(guò)孔，以形成垂直設(shè)置的頂側(cè)布線；在所述晶片的底側(cè)沉積電介質(zhì)材料；蝕刻所述電介質(zhì)材料，以在其中形成開口，其中所述電介質(zhì)材料的剩余部分保護(hù)所述 晶片的邊緣；以及穿過(guò)所述電介質(zhì)材料中的所述開口蝕刻所述晶片的底側(cè)，以形成暴露所述垂直設(shè)置的 頂側(cè)布線中的至少一個(gè)的孔。
13.根據(jù)權(quán)利要求12的方法，其中所述至少三個(gè)過(guò)孔是形成為四個(gè)垂直設(shè)置的頂側(cè)布 線的四個(gè)過(guò)孔，并且還包括在蝕刻所述底側(cè)之前研磨所述晶片的所述底側(cè)以暴露所述四個(gè) 垂直設(shè)置的頂側(cè)布線中的兩個(gè)內(nèi)布線的一部分，其中所述孔容納在其中可移動(dòng)的所述兩個(gè) 內(nèi)布線。
14.根據(jù)權(quán)利要求13的方法，還包括以下步驟蝕刻所述晶片的所述底側(cè)，以形成與所述四個(gè)垂直設(shè)置的頂側(cè)布線中的所述兩個(gè)內(nèi)布 線對(duì)準(zhǔn)的兩個(gè)過(guò)孔；以及用金屬填充所述兩個(gè)底側(cè)過(guò)孔，以形成從所述四個(gè)垂直設(shè)置的頂側(cè)布線中的所述內(nèi)布 線朝向彼此延伸的金屬布線延伸部，其中所述金屬布線延伸部在所述孔內(nèi)可移動(dòng)。
15.根據(jù)權(quán)利要求12的方法，其中所述至少三個(gè)過(guò)孔是形成為四個(gè)垂直設(shè)置的頂側(cè)布 線的四個(gè)過(guò)孔和形成為所述兩個(gè)垂直設(shè)置的底側(cè)布線的兩個(gè)過(guò)孔，并且還包括在蝕刻所述 底側(cè)之前研磨所述晶片的所述底側(cè)以暴露所述四個(gè)垂直設(shè)置的頂側(cè)布線中的兩個(gè)外布線 的一部分，其中所述孔容納在其中可移動(dòng)的所述底側(cè)布線。
16.一種MEMS開關(guān)，包括形成在晶片中的至少兩個(gè)垂直延伸的金屬布線；以及形成在所述晶片中的孔，其容納所述至少兩個(gè)垂直延伸的金屬布線中的至少一個(gè)，其中在施加電壓時(shí)，所述至少兩個(gè)垂直延伸的金屬布線中的所述至少一個(gè)在所述孔內(nèi) 可移動(dòng)。
17.根據(jù)權(quán)利要求16的MEMS開關(guān)，其中所述至少兩個(gè)垂直延伸的金屬布線是四個(gè)布 線，并且所述至少一個(gè)布線是在施加所述電壓時(shí)在所述孔內(nèi)可移動(dòng)的兩個(gè)內(nèi)布線。
18.根據(jù)權(quán)利要求17的MEMS開關(guān)，其中所述至少兩個(gè)內(nèi)布線是從所述晶片的底側(cè)形成的。
19.根據(jù)權(quán)利要求16的MEMS開關(guān)，其中所述至少兩個(gè)垂直延伸的金屬布線中的所述至 少一個(gè)是三個(gè)垂直延伸的金屬布線，其中中間布線比兩個(gè)外布線長(zhǎng)。
20.根據(jù)權(quán)利要求16的MEMS開關(guān)，其中所述至少兩個(gè)垂直延伸的金屬布線是三個(gè)垂直 延伸的金屬布線，其中兩個(gè)被固定到所述晶片且部分地暴露于所述孔。
21.根據(jù)權(quán)利要求16的MEMS開關(guān)，其中所述孔被密封。
22.一種用于設(shè)計(jì)、制造、或測(cè)試集成電路的在機(jī)器可讀介質(zhì)中具體化的設(shè)計(jì)結(jié)構(gòu)，所 述設(shè)計(jì)結(jié)構(gòu)包括形成在晶片中的至少兩個(gè)垂直延伸的金屬布線；以及形成在所述晶片中的孔，其容納所述至少兩個(gè)垂直延伸的金屬布線中的至少一個(gè)，其中在施加電壓時(shí)，所述至少兩個(gè)垂直延伸的金屬布線中的所述至少一個(gè)在所述孔內(nèi) 可移動(dòng)。
23.根據(jù)權(quán)利要求22的設(shè)計(jì)結(jié)構(gòu)，其中所述設(shè)計(jì)結(jié)構(gòu)包括網(wǎng)表。
24.根據(jù)權(quán)利要求22的設(shè)計(jì)結(jié)構(gòu)，其中所述設(shè)計(jì)結(jié)構(gòu)存在于存儲(chǔ)介質(zhì)上作為用于交換 集成電路的版圖數(shù)據(jù)的數(shù)據(jù)格式。
25.根據(jù)權(quán)利要求22的設(shè)計(jì)結(jié)構(gòu)，其中所述設(shè)計(jì)結(jié)構(gòu)存在于可編程的門陣列中。
全文摘要
本發(fā)明涉及垂直集成電路開關(guān)及其制造方法。本發(fā)明提供垂直集成MEMS開關(guān)、設(shè)計(jì)結(jié)構(gòu)以及制造這種垂直開關(guān)的方法。所述制造MEMS開關(guān)的方法包括在晶片中形成至少兩個(gè)垂直延伸的過(guò)孔并用金屬填充所述至少兩個(gè)垂直延伸的過(guò)孔以形成至少兩個(gè)垂直延伸的布線。所述方法還包括從底側(cè)在所述晶片中開孔，以便所述垂直延伸的布線中的至少一個(gè)在所述孔內(nèi)可移動(dòng)。
文檔編號(hào)H01H59/00GK101866781SQ20101016745
公開日2010年10月20日 申請(qǐng)日期2010年4月19日 優(yōu)先權(quán)日2009年4月20日
發(fā)明者A·K·斯塔珀, E·C·庫(kù)尼三世, F·P·安德森, T·L·麥克德維特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司