專利名稱：用于測試和微調(diào)集成電路(開關(guān)控制電路)的電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及測試和微調(diào)集成電路的電路，尤其涉及用于在集成電路中的開關(guān)控制的電路。
背景技術(shù)：
在集成電路中，測試電路用于進(jìn)行測試和微控調(diào)節(jié)。例如，在新的芯片中的非易失性存儲器可以具有五千耐久周期的初始耐久性，各個周期包括一個抹去步驟(釋放電子)和一個編程步驟(捕獲電子)。通過控制在各個周期中進(jìn)入到非易失性存儲器單元的浮置柵極的電子數(shù)量，就有可能顯著地提高非易失性存儲器的耐久性。進(jìn)入到浮置柵極的電子數(shù)量可以通過改變位線和字線的電壓來調(diào)節(jié)。因此，通過精確調(diào)節(jié)位線和字線的電壓，就能夠提高非易失性存儲器的耐久性。


圖1示出了用于控制閃存器件的字線12的電壓的測試電路。該測試電路是由一組具有不同阻值的電阻器R1，R2，...，Rn和熔絲模塊10所構(gòu)成。在測試電路中的各個電阻器都與NMOS晶體管F1，F(xiàn)2，...，F(xiàn)n的漏極相連接。各個NMOS晶體管的源極連接到接地點(diǎn)，而各個NMOS晶體管的柵極連接到熔絲模塊10。NMOS晶體管具有熔絲激發(fā)的開關(guān)的功能，即，取決于熔絲模塊10所輸出的信號，它可以把它的對應(yīng)的電阻器連接到接地點(diǎn)或者與接地點(diǎn)斷開。仔細(xì)地選擇電阻器R1，R2，...，Rn，可以提供一組字線電壓的增量。為了能夠獲得所需的字線電壓12，可以使用迭代處理方式，使得NMOS晶體管F1，F(xiàn)2，...，F(xiàn)n可以各個個別激發(fā)或者成組地激發(fā)，直至在輸出12可以檢測到所需要的字線電壓。
目前，熔絲模塊電路10可以使用非易失性存儲器單元來實(shí)現(xiàn)，其中，除了非易失性存儲器單元具有耐久性問題之外，還需要支持電路系統(tǒng)諸如充電泵和計(jì)時電路等支持電路，這些電路會占用可貴的芯片空間。因此，就希望熔絲模塊電路10沒有耐久性問題并且不需要過多的支持電路。
發(fā)明的概述本發(fā)明可以通過多個觸發(fā)器的輸出來控制多個開關(guān)。觸發(fā)器可以串聯(lián)方式相連接，其中，狀態(tài)可以通過鏈中的第一觸發(fā)器的輸入端移進(jìn)到各個觸發(fā)器。或者，各個觸發(fā)器的狀態(tài)也可以單獨(dú)載入。各個觸發(fā)器中的狀態(tài)可以從它的輸出端施加到用作開關(guān)的對應(yīng)的晶體管的柵極。第一觸發(fā)器的輸入端可以連接到兩輸入端的多路轉(zhuǎn)換器，其中，該多路轉(zhuǎn)換器的第一輸入端連接到一數(shù)據(jù)輸入端，以達(dá)到將狀態(tài)移進(jìn)觸發(fā)器鏈中，并且多路轉(zhuǎn)換器的第二輸入端連接到最后一個觸發(fā)器的輸出，從而在讀出期間為狀態(tài)提供返回路徑。
附圖的簡要描述圖1示出了現(xiàn)有技術(shù)用于非易失性存儲器的微調(diào)電路的電路圖。
圖2示出了本發(fā)明的熔絲模塊電路的較佳實(shí)施例的電路圖。
圖3示出了本發(fā)明的熔絲模塊電路的另一較佳實(shí)施例的電路圖。
本發(fā)明的較佳實(shí)施例在圖2中，示出了一系列觸發(fā)器30，32，...，34，它們相互連接以使得各個在前的觸發(fā)器30的輸出連接到后續(xù)觸發(fā)器32的輸入。觸發(fā)器的內(nèi)容可以通過具有兩輸入端的多路轉(zhuǎn)換器36的數(shù)據(jù)輸入端38串行移進(jìn)。各個觸發(fā)器的輸出連接到一個單獨(dú)的開關(guān)，這些開關(guān)可以采用NMOS晶體管F1，F(xiàn)2，...，F(xiàn)n方式來形成，如同圖1所示。
為了讀取觸發(fā)器，觸發(fā)器的內(nèi)容可以通過最后一個觸發(fā)器34的輸出40串行移出。為了能夠在讀出后重新載入內(nèi)容，所讀出的內(nèi)容可通過將最后一個觸發(fā)器34的輸出40與兩輸入端的多路轉(zhuǎn)換器36的第二輸入相連接的返回路徑重新周期返回給觸發(fā)器。在讀出期間，在多路轉(zhuǎn)換器36的SEL輸入端上的一適當(dāng)選擇的信號將Data讀出端40與第一觸發(fā)器30的輸入相連接，從而為觸發(fā)器的被讀出的內(nèi)容提供一返回路徑。
當(dāng)芯片上電時，并且在觸發(fā)器載入之前，開關(guān)F1，F(xiàn)2，...，F(xiàn)n需要設(shè)置成有設(shè)定或預(yù)置條件，以便于芯片能夠正確地工作。圖3示出了本發(fā)明的一較佳實(shí)施例，其中，采用附加電路系統(tǒng)來為觸發(fā)器30，32，...，34的輸出提供一組預(yù)置值的設(shè)置。在圖3中，各個觸發(fā)器的輸出連接到一個PMOS晶體管60的漏極和一個NMOS晶體管62的漏極，這兩個晶體管構(gòu)成了晶體管對50，52，...，54。PMOS晶體管60的源極連接到電源Vcc，而NMOS晶體管62的源極連接到接地點(diǎn)。取決于所需要的預(yù)置數(shù)值，晶體管的柵極可連接到一預(yù)置線(默認(rèn)線)56，負(fù)預(yù)置線58，電源或者接地點(diǎn)。在圖3中，示出了在第一MOS晶體管對50中的NMOS晶體管62的柵極連接到接地點(diǎn)，而PMOS晶體管60的柵極連接到負(fù)預(yù)置線58。如圖所示，由于在上電期間預(yù)置線56帶有邏輯1，所以負(fù)預(yù)置線58就帶有邏輯0。因此，一旦上電之后，在第一晶體管對50中的PMOS晶體管60將第一觸發(fā)器30的輸出與電源Vcc相連接。在圖3中，在第二晶體管對52中的PMOS晶體管60的柵極連接到Vcc，而NMOS晶體管62的柵極連接到預(yù)置線56。一旦上電之后，預(yù)置線56使得NMOS晶體管62導(dǎo)通，從而將第二觸發(fā)器32的輸出與接地點(diǎn)相連接。通過向開關(guān)F1，F(xiàn)2，...，F(xiàn)n提供預(yù)置數(shù)值，MOS晶體管對50，52，...，54就能夠允許芯片適當(dāng)?shù)厣想姟Ｒ坏┬酒想娭?，在預(yù)置線56和58上的數(shù)值將被反轉(zhuǎn)，從而使得MOS晶體管對50，52，...，54與觸發(fā)器的輸出相斷開。之后，通過在SEL端上的合適信號，所需要的數(shù)據(jù)通過多路轉(zhuǎn)換器36的數(shù)據(jù)(Data)端38移進(jìn)觸發(fā)器FF1，F(xiàn)F2，...，F(xiàn)Fn。
以上所揭示的實(shí)施例包括以串聯(lián)方式連接的多個觸發(fā)器，從而允許觸發(fā)器狀態(tài)的輸入可以由一個信號輸入端來輸入。然而，本發(fā)明也可以具有多個沒有連接的觸發(fā)器，而將它們的輸出連接到多個開關(guān)F1，F(xiàn)2，...，F(xiàn)n以及將它們的輸入端連接到并行的輸入端，其中被提供著各個觸發(fā)器的狀態(tài)。
除了用于微調(diào)字線的電壓，本發(fā)明也可以用于其它微調(diào)和測試應(yīng)用。例如，本發(fā)明所揭示的“熔絲”模塊電路可以用于選擇電容器數(shù)值，以便于控制電壓泵的強(qiáng)度，或者它可以用于為芯片選擇不同的密度，例如，在1Mbit芯片中的512K密度或者1M密度。
權(quán)利要求
1.一種用于微調(diào)電壓輸出的電路，包括一組電阻器，以并聯(lián)的方式連接于所述電壓輸出，各個電阻器通過開關(guān)晶體管連接到接地點(diǎn)；以及，一組觸發(fā)器，連接于所述開關(guān)晶體管的柵極，其中，各個所述開關(guān)晶體管的狀態(tài)可由一相應(yīng)觸發(fā)器中的狀態(tài)來建立，其中可根據(jù)所述觸發(fā)器中的狀態(tài)將一個或多個電阻器連接到接地點(diǎn)。
2.如權(quán)利要求1所述電路，其特征在于，所述觸發(fā)器的數(shù)據(jù)輸出還連接到一設(shè)定或預(yù)置值產(chǎn)生部件，所述部件向所述晶體管開關(guān)的柵極提供預(yù)置信號。
3.如權(quán)利要求2所述觸發(fā)器控制開關(guān)，其特征在于，所述預(yù)置值產(chǎn)生部件包括第一預(yù)置信號線和第二預(yù)置信號線，所述第二預(yù)置信號線保持帶有與所述第一預(yù)置信號線互補(bǔ)的信號，所述第一和第二預(yù)置信號線通過緩沖部件選擇性地連接到所述觸發(fā)器的數(shù)據(jù)輸出。
4.如權(quán)利要求3所述觸發(fā)器控制開關(guān)，其特征在于，所述緩沖部件是一MOS晶體管。
5.如權(quán)利要求1所述觸發(fā)器控制開關(guān)，其特征在于，所述多個晶體管開關(guān)的柵極連接到以移位寄存器方式設(shè)置的多個觸發(fā)器的數(shù)據(jù)輸出。
6.一種開關(guān)控制電路，它包括N個數(shù)量的觸發(fā)器，各個觸發(fā)器具有一輸入端和一輸出端，其中N是大于1的任意數(shù)，所述觸發(fā)器以串聯(lián)方式連接到，以構(gòu)成一觸發(fā)器鏈，其第一觸發(fā)器的輸入用作所述觸發(fā)器鏈的輸入，而最后一個觸發(fā)器的輸出用作所述觸發(fā)器鏈的輸出；其中，所述觸發(fā)器鏈的輸入連接到一多路轉(zhuǎn)換器的輸出，所述多路轉(zhuǎn)換器具有控制端、一第一輸入端和一第二輸入端；所述多路轉(zhuǎn)換器的第一輸入端連接到數(shù)據(jù)輸入端，而所述第二輸入端連接到所述觸發(fā)器鏈的輸出，其中，所述觸發(fā)器通過所述多路轉(zhuǎn)換器的第一輸入端移進(jìn)數(shù)據(jù)來進(jìn)行編程，其中，所述觸發(fā)器的輸出連接于多個開關(guān)的控制端，使得在所述觸發(fā)器的輸出上的信號激發(fā)或除去所述開關(guān)的激發(fā)。
7.如權(quán)利要求6所述開關(guān)控制電路，其特征在于，所述各個觸發(fā)器的輸出還連接于一NMOS晶體管和一PMOS晶體管的漏極，形成了作為晶體管對輸出的公共節(jié)點(diǎn)，所述PMOS晶體管的源極連接到電源，而所述NMOS晶體管的源極接地，所述NMOS晶體管的柵極連接到接地點(diǎn)或者第一預(yù)置線，而所述PMOS晶體管的柵極連接到接電源或者第二預(yù)置線，所述第一預(yù)置線帶有邏輯“1”的預(yù)置信號，并通過一個反相器連接到所述第二預(yù)置線，其中對于所需要的預(yù)置值輸出邏輯數(shù)值為“1”來說，所述PMOS和NMOS晶體管對的柵極分別連接到所述第二預(yù)置線和所述接地點(diǎn)，而對于所需要的預(yù)置值輸出邏輯數(shù)值為“0”來說，所述PMOS和NMOS晶體管對的柵極連接到所述電源和所述第一預(yù)置線。
全文摘要
一種用于集成電路的測試和微調(diào)節(jié)的開關(guān)控制電路，它包括一系列以串聯(lián)方式鏈接在一起的觸發(fā)器(30，32，...，34)。觸發(fā)器的內(nèi)容可以從鏈中的第一個觸發(fā)器(30)的輸入(38)移進(jìn)。各個觸發(fā)器的輸出分別連接到單獨(dú)的晶體管開關(guān)(F
文檔編號H03K17/62GK1839545SQ200480023789
公開日2006年9月27日 申請日期2004年6月7日 優(yōu)先權(quán)日2003年6月25日
發(fā)明者P·S·吳, K·K·葉, J·孫 申請人:愛特梅爾股份有限公司