本發(fā)明涉及半導(dǎo)體器件技術(shù)領(lǐng)域，尤其涉及一種適用于高速數(shù)據(jù)信號(hào)接口的過電壓保護(hù)或靜電保護(hù)的半導(dǎo)體器件、包含所述半導(dǎo)體器件的電路組件及集成電路。

背景技術(shù)：

影響芯片成品率和可靠性的過壓脈沖和靜電脈沖來源有三種，第一種是來自人體，人觸摸芯片管腳會(huì)把人體靜電引入芯片中，打壞內(nèi)部電路；第二種來自硅片制造設(shè)備，第三種來自芯片摩擦帶電后，內(nèi)部充電電荷的電荷泄放，它們引入的過壓脈沖和靜電脈沖都有機(jī)會(huì)打壞芯片內(nèi)部電路，導(dǎo)致芯片失效。這三種靜電在工業(yè)界和學(xué)術(shù)界上都有對(duì)應(yīng)的理論模型，分別是人體模型(humanbodymodel)機(jī)器模型(machinemodel)充放電模型(chargeddevicemodel)。

每一個(gè)量產(chǎn)的芯片都需要有一個(gè)基本的過壓脈沖和靜電脈沖保護(hù)電路。保護(hù)電路的保護(hù)等級(jí)越高，芯片的成品率和可靠性就越高。二極管就是最典型的靜電保護(hù)器件和過壓保護(hù)器件。

一般用在慢速芯片數(shù)據(jù)接口上，防止其內(nèi)部電路被過壓或靜電脈沖打壞的二極管的電容值比較大，比如在電腦鍵盤接口芯片的數(shù)據(jù)口保護(hù)上使用的二極管的電容值可以是在30pf以上；但是對(duì)于保護(hù)類似usb2.0、vga視頻接口、網(wǎng)卡接口等高速數(shù)據(jù)接口的二極管，電容值需要在5pf以下；甚至對(duì)于保護(hù)類似usb3.0、hdmi等更高速數(shù)據(jù)接口的二極管，電容值需要在0.5pf以下，同時(shí)要求這些二極管要具有高的過壓或者靜電保護(hù)等級(jí)。高保護(hù)等級(jí)需要大的二極管面積，大的二極管面積就導(dǎo)致大的電容，這是一個(gè)比較矛盾的問題。

為了做到更低的電容、更高的過壓或者靜電保護(hù)等級(jí)，一般保護(hù)芯片高速數(shù)據(jù)信號(hào)口不被過電壓或靜電打壞的二極管是一種具有pn結(jié)構(gòu)或者pin(p-intrinsic-n)結(jié)構(gòu)或者是大耗盡區(qū)(p-largedepletion-n)結(jié)構(gòu)的二極管。下面分別論述這三種結(jié)構(gòu)二極管的優(yōu)缺點(diǎn)。

對(duì)于第一種具有pn結(jié)構(gòu)的二極管，為了能夠泄放足夠大的過壓或者靜電脈沖電流，需要增大pn結(jié)的面積，這樣就導(dǎo)致電容增大，不適合用于高速數(shù) 據(jù)信號(hào)口的過壓或者靜電脈沖保護(hù)，比如usb2.0和usb3.0芯片，因?yàn)榇蟮妮斎腚娙輹?huì)導(dǎo)致高頻數(shù)據(jù)信號(hào)的失真，因此這種結(jié)構(gòu)的二極管只能用于高速數(shù)據(jù)接口的低等級(jí)靜電保護(hù)領(lǐng)域。比如，高速芯片輸入輸出接口上，設(shè)計(jì)一個(gè)能夠通過hbm模型最低等級(jí)2kv的二極管，采用此結(jié)構(gòu)即可。它的優(yōu)點(diǎn)是此結(jié)構(gòu)兼容cmos工藝，利于和高速芯片核心電路集成；缺點(diǎn)是受到電容指標(biāo)的限制，靜電保護(hù)等級(jí)只能設(shè)計(jì)得比較低。

對(duì)于第二種具有pin(p-intrinsic-n)結(jié)構(gòu)的二極管，它具有一個(gè)本征層(intrinsic)或者近似本征層的摻雜濃度，這樣它的電容相當(dāng)于一個(gè)pn結(jié)電容串聯(lián)一個(gè)本征層產(chǎn)生的電容，根據(jù)串聯(lián)電容公式，在相同結(jié)面積下，它比第一種pn結(jié)構(gòu)的二極管電容要低很多，它主要應(yīng)用于高頻rf開關(guān)或者rf電路的靜電保護(hù)上；但是它的缺點(diǎn)是它制造本征層需要額外的外延層工藝，制造成本高，也不利于芯片的集成；另外的缺點(diǎn)是由于本征層的存在帶來單位面積導(dǎo)通電阻會(huì)增加，進(jìn)而導(dǎo)致泄放靜電電流時(shí)產(chǎn)生的鉗制電壓會(huì)升高。

在美國(guó)專利us20130146979中，發(fā)明者提出了第三種結(jié)構(gòu)的二極管，即大耗盡區(qū)(p-largedepletion-n)結(jié)構(gòu)的二極管，由于大耗盡區(qū)的存在，該二極管的電容相當(dāng)于pn結(jié)電容串聯(lián)一個(gè)擴(kuò)散電容，根據(jù)串聯(lián)電容公式，這樣導(dǎo)致此種結(jié)構(gòu)的二極管具有比較低的等效電容。根據(jù)發(fā)明者描述這種二極管結(jié)構(gòu)可以做成sti型隔離的二極管(shallowtrenchisolationdiode)，也可以做成柵通型隔離的二極管(gatespaceddiode)，也可以是sti型二極管和柵通型二極管混合結(jié)構(gòu)。這種結(jié)構(gòu)的優(yōu)點(diǎn)是可以制造在一個(gè)標(biāo)準(zhǔn)cmos工藝上和集成電路集成，它的缺點(diǎn)是為了獲得大的串聯(lián)耗盡區(qū)擴(kuò)散電容從而降低總體電容，要增加一個(gè)isop阱區(qū)150(見圖15)，這導(dǎo)致一個(gè)額外的工藝和版圖，從而增加研發(fā)工藝和制造成本，如果發(fā)明者為了不增加額外的工藝和版圖，用cmos標(biāo)準(zhǔn)的p阱擴(kuò)散工藝替代isop阱擴(kuò)散工藝，那么將不能獲得足夠低的電容，就等同于第一種結(jié)構(gòu)二極管；其次在cmos工藝中，如果用p型硅襯底，那么通常p型硅襯底需要接地，而此發(fā)明專利結(jié)構(gòu)的p型硅襯底很容易和isop阱短路在一起。所以這種結(jié)構(gòu)在實(shí)際應(yīng)用中會(huì)大大受限制。

技術(shù)實(shí)現(xiàn)要素：

為了克服上述現(xiàn)有技術(shù)中存在的問題，制造一種適用于高速數(shù)據(jù)信號(hào)口的過電壓保護(hù)或靜電保護(hù)的低電容二極管器件，本發(fā)明提供了一種半導(dǎo)體器件，其包括：硅襯底；位于所述硅襯底中的第一導(dǎo)電類型的第一摻雜區(qū)和第二導(dǎo)電 類型的第二摻雜區(qū)；隔離結(jié)構(gòu)，其用于隔離所述第一摻雜區(qū)和所述第二摻雜區(qū)；在所述硅襯底中位于所述第一、第二和第三摻雜區(qū)下方的第二導(dǎo)電類型的阱；以及毗鄰所述第二摻雜區(qū)位于其下方的第一導(dǎo)電類型的第三摻雜區(qū)。其中所述第三摻雜區(qū)在所述硅襯底表面上的第一垂直投影落入所述第二摻雜區(qū)在所述硅襯底表面上的第二垂直投影中，所述第一垂直投影的面積小于所述第二垂直投影的面積；并且所述阱與所述第二摻雜區(qū)的底部的一部分以及所述第三摻雜區(qū)的底部的至少一部分接觸。

可選地，所述第二垂直投影落入所述阱在所述硅襯底表面上的第三垂直投影中。

可選地，所述第一和第二垂直投影均部分地落入所述阱在所述硅襯底表面上的第三垂直投影中。

本發(fā)明還提供了一種半導(dǎo)體器件，其包括：硅襯底；位于所述硅襯底中的第一導(dǎo)電類型的第一摻雜區(qū)和第二導(dǎo)電類型的第二摻雜區(qū)；隔離結(jié)構(gòu)，其用于隔離所述第一摻雜區(qū)和所述第二摻雜區(qū)；毗鄰所述第二摻雜區(qū)位于其下方的第一導(dǎo)電類型的第三摻雜區(qū)；在所述硅襯底中位于所述第一、第二和第三摻雜區(qū)下方的并排的第一導(dǎo)電類型的第一阱和第二導(dǎo)電類型的第二阱；以及在所述硅襯底中位于所述第一和第二阱下方的第二導(dǎo)電類型的第三阱。其中所述第一阱將所述第一摻雜區(qū)與所述第二阱隔離并且所述第二阱和所述第三阱一起將所述第一阱與所述硅襯底隔離，并且其中所述第三摻雜區(qū)在所述硅襯底表面上的第一垂直投影落入所述第二摻雜區(qū)在所述硅襯底表面上的第二垂直投影中，所述第一垂直投影的面積小于或等于所述第二垂直投影的面積，并且所述第二阱與所述第三摻雜區(qū)的底部的至少一部分接觸。

可選地，所述第一垂直投影的面積等于所述第二垂直投影的面積，并且所述第二阱與所述第三摻雜區(qū)的底部的一部分接觸。

可選地，所述第一垂直投影的面積小于所述第二垂直投影的面積，并且所述第二阱與所述第三摻雜區(qū)的底部的一部分以及所述第二摻雜區(qū)的底部的一部分接觸。

可選地，在本發(fā)明提供的上述半導(dǎo)體器件中所述隔離結(jié)構(gòu)是淺溝槽隔離結(jié)構(gòu)、二氧化硅隔離結(jié)構(gòu)、或者場(chǎng)氧化隔離結(jié)構(gòu)。

可選地，在本發(fā)明提供的上述半導(dǎo)體器件中所述隔離結(jié)構(gòu)包括在所述第一摻雜區(qū)與第二摻雜區(qū)之間形成于所述硅襯底表面上的柵極結(jié)構(gòu)，所述半導(dǎo)體器件還包括陽極和陰極，所述柵極結(jié)構(gòu)與所述第一摻雜區(qū)電連接到所述陽極，并 且所述第二摻雜區(qū)電連接到所述陰極。

可選地，在本發(fā)明提供的上述半導(dǎo)體器件中所述第一導(dǎo)電類型為p型，所述第二導(dǎo)電類型為n型，所述硅襯底具有所述第一導(dǎo)電類型。

可選地，在本發(fā)明提供的上述半導(dǎo)體器件中所述第三摻雜區(qū)是重?fù)诫s的。

本發(fā)明還提供了一種電路組件，該電路組件包含一個(gè)或多個(gè)上述的半導(dǎo)體器件。

此外，本發(fā)明提供了一種集成電路，該集成電路包含一個(gè)或多個(gè)上述的半導(dǎo)體器件。

附圖說明

圖1a示出了根據(jù)本發(fā)明的第一示例性實(shí)施例的半導(dǎo)體器件的示意性橫截面圖；

圖1b示出了圖1a所示的半導(dǎo)體器件的iv曲線圖；

圖2示出了根據(jù)本發(fā)明的第一示例性實(shí)施例的一個(gè)變型的半導(dǎo)體器件的示意性橫截面圖；

圖3示出了根據(jù)本發(fā)明的第一示例性實(shí)施例的另一個(gè)變型的半導(dǎo)體器件的示意性橫截面圖；

圖4示出了根據(jù)本發(fā)明的第二示例性實(shí)施例的半導(dǎo)體器件的示意性橫截面圖；

圖5示出了根據(jù)本發(fā)明的第二示例性實(shí)施例的一個(gè)變型的半導(dǎo)體器件的示意性橫截面圖；

具體實(shí)施方式

在下文中參考附圖描述本發(fā)明的具體實(shí)施方式，在附圖中相同或相似的部件用相似的附圖標(biāo)記表示。應(yīng)當(dāng)理解附圖是示意性的，并不限定本發(fā)明的保護(hù)范圍，本發(fā)明的保護(hù)范圍由所附權(quán)利要求書限定。

首先參考圖1描述根據(jù)本發(fā)明的第一示例性實(shí)施例的半導(dǎo)體器件，圖1示出了根據(jù)本發(fā)明的第一示例性實(shí)施例的半導(dǎo)體器件的示意性橫截面圖。如圖1所示，根據(jù)本發(fā)明的第一示例性實(shí)施例的半導(dǎo)體器件包括第一導(dǎo)電類型的硅襯底100，位于所述硅襯底100中的隔離結(jié)構(gòu)170，在所述硅襯底100中被所述隔離結(jié)構(gòu)170隔離的第一導(dǎo)電類型的第一摻雜區(qū)120和第二導(dǎo)電類型的第二摻雜區(qū)130，在所述硅襯底100中位于第二摻雜區(qū)130下方的第一導(dǎo)電類型的第 三摻雜區(qū)140，在硅襯底100中位于所述第一摻雜區(qū)120、第二摻雜區(qū)130和第三摻雜區(qū)140下方的第二導(dǎo)電類型的阱110。第一摻雜區(qū)120電連接到陽極150，第二摻雜區(qū)130電連接到陰極160。盡管在圖1中示出了第三摻雜區(qū)140的兩側(cè)分別與隔離結(jié)構(gòu)170有一定的距離，但是實(shí)際上本發(fā)明不限于此，只要第三摻雜區(qū)140在硅襯底表面上的第一垂直投影落入第二摻雜區(qū)130在硅襯底表面上的第二垂直投影中，第一垂直投影的面積小于所述第二垂直投影的面積，并且所述阱110與第二摻雜區(qū)130的底部的一部分以及第三摻雜區(qū)140的底部的至少一部分接觸，即可從陽極150到陰極160形成兩個(gè)并聯(lián)回路：由陽極150、第一摻雜區(qū)120、阱110、第二摻雜區(qū)130以及陰極160形成的二極管導(dǎo)通回路；以及由陽極150、第一摻雜區(qū)120、第三摻雜區(qū)140、第二摻雜區(qū)130以及陰極160形成的晶閘管(即，可控硅整流器(siliconcontrollerrectifier，簡(jiǎn)稱scr)導(dǎo)通回路。第一摻雜區(qū)120、第二摻雜區(qū)130、第三摻雜區(qū)140均為重?fù)诫s區(qū)。

現(xiàn)在參考圖1b所示的iv曲線圖描述圖1a所示的器件的工作。如圖1b所示，當(dāng)足夠能量的過壓或者靜電脈沖從陽極150進(jìn)入后，所述二極管導(dǎo)通回路率先在較低的電壓(對(duì)于硅器件，0.7v)下開啟，串聯(lián)在此回路中的阱110的電阻就會(huì)產(chǎn)生壓降，由于所述過壓或者靜電脈沖，在所述二極管回路開啟時(shí)會(huì)產(chǎn)生過沖電壓和鉗制電壓，過沖電壓和鉗制電壓超過一個(gè)特定閥值(圖中為2.0v左右)可以開啟所述晶閘管回路。所述二極管回路的電容是一個(gè)pn結(jié)電容。所述晶閘管回路的電容是一個(gè)具有pnpn結(jié)構(gòu)的晶閘管電容，即，兩個(gè)pn結(jié)與一個(gè)擴(kuò)散耗盡區(qū)電容的串聯(lián)，它的單位面積電容是所述二極管回路的一半。因此，通過在該半導(dǎo)體器件的版圖中將所述晶閘管回路的面積設(shè)計(jì)得盡量大，而將所述二極管回路的面積設(shè)計(jì)得盡量小，這樣陽極150到陰極160之間的電容值就接近一個(gè)晶閘管的電容。該半導(dǎo)體器件完全開啟后，其單位面積導(dǎo)通電阻和背景技術(shù)中第一類pn結(jié)構(gòu)的二極管相比是相當(dāng)?shù)?，但它的單位面積電容有顯著的減小，而且通過調(diào)整第三摻雜區(qū)140的尺寸(即，第三摻雜區(qū)140與第二摻雜區(qū)130交疊的面積)、厚度、摻雜濃度，不僅能夠調(diào)節(jié)所述晶閘管回路的開啟閥值電壓，也能調(diào)節(jié)整個(gè)半導(dǎo)體器件的電容值。

根據(jù)本實(shí)施例的半導(dǎo)體器件可以制造在標(biāo)準(zhǔn)cmos工藝上，在同一個(gè)cmos工藝下，它的單位面積電容相比背景技術(shù)中提及的第一種結(jié)構(gòu)的二極管電容能夠小50％以上，相比于第三種結(jié)構(gòu)的二極管電容能夠小30％以上，并且沒有額外工藝和版圖成本開銷。

此種結(jié)構(gòu)的半導(dǎo)體器件也可以制造在雙極工藝上，例如通過注入技術(shù)或者擴(kuò)散技術(shù)增加第三摻雜區(qū)的摻雜濃度，降低阱110的摻雜濃度，形成大擴(kuò)散耗盡區(qū)電容，這樣整個(gè)器件的單位面積電容還可以進(jìn)一步降低。

應(yīng)當(dāng)理解，隔離結(jié)構(gòu)170可以采用例如淺溝槽隔離(sti)、二氧化硅隔離(oxideisolation)、或者場(chǎng)氧化隔離(fieldoxideisolation)等等，但是并不限于所舉的這些例子。

注意，盡管在上述及下文描述的實(shí)施例中，第一導(dǎo)電類型是p型，第二導(dǎo)電類型是n型，但是應(yīng)當(dāng)理解，在其它實(shí)例中，第一導(dǎo)電類型可以是n型，第二導(dǎo)電類型可以是p型。

圖2示出了根據(jù)本發(fā)明的第一示例性實(shí)施例的一個(gè)變型的半導(dǎo)體器件的示意性橫截面圖。如圖2所示，該半導(dǎo)體器件包括：第一導(dǎo)電類型的硅襯底200；位于所述硅襯底200中的隔離結(jié)構(gòu)270；在所述硅襯底200中位于所述隔離結(jié)構(gòu)270之間的第一導(dǎo)電類型的第一摻雜區(qū)220和第二導(dǎo)電類型的第二摻雜區(qū)230；在所述第一摻雜區(qū)220與第二摻雜區(qū)230之間位于所述硅襯底200的表面上的柵極結(jié)構(gòu)280；位于第二摻雜區(qū)230下方的第一導(dǎo)電類型的第三摻雜區(qū)240；位于硅襯底200中在所述第一摻雜區(qū)220、第二摻雜區(qū)230和第三摻雜區(qū)240下方的第二導(dǎo)電類型的阱210。第一摻雜區(qū)220和柵極結(jié)構(gòu)280均電連接到陽極250，第二摻雜區(qū)230電連接到陰極260。因此，從陽極250到陰極260形成兩個(gè)并聯(lián)回路：由陽極250、第一摻雜區(qū)220、阱210、第二摻雜區(qū)230以及陰極260形成的二極管導(dǎo)通回路；以及由陽極250、第一摻雜區(qū)220、第三摻雜區(qū)240、第二摻雜區(qū)230以及陰極260形成的晶閘管導(dǎo)通回路。

圖2所示的半導(dǎo)體器件與圖1所示的半導(dǎo)體器件的不同之處僅在于，第一摻雜區(qū)220與第二摻雜區(qū)230之間采用柵極隔離作為隔離結(jié)構(gòu)。圖2所示的半導(dǎo)體器件的工作原理及優(yōu)點(diǎn)可以參考上文中針對(duì)圖1進(jìn)行的描述，因此在此不再贅述。

圖3示出了根據(jù)本發(fā)明的第一示例性實(shí)施例的另一個(gè)變型的半導(dǎo)體器件的示意性橫截面圖。圖3所示的半導(dǎo)體器件包括：第一導(dǎo)電類型的硅襯底300；位于所述硅襯底300中的隔離結(jié)構(gòu)370；硅襯底300中的位于所述隔離結(jié)構(gòu)370之間的第一導(dǎo)電類型的第一摻雜區(qū)320和第二導(dǎo)電類型的第二摻雜區(qū)330；在所述第一摻雜區(qū)320與第二摻雜區(qū)330之間位于所述硅襯底300表面上的柵極結(jié)構(gòu)380；位于第二摻雜區(qū)330下方的第一導(dǎo)電類型的第三摻雜區(qū)340；位于硅襯底300中在所述第一摻雜區(qū)320、第二摻雜區(qū)330和第三摻雜區(qū)340下方 的第二導(dǎo)電類型的阱310。注意，在該實(shí)施例中阱310僅與第三摻雜區(qū)340的底部的一部分接觸，換而言之，第三摻雜區(qū)340可以與硅襯底300接觸，此時(shí)第三摻雜區(qū)340與硅襯底300之間形成電阻。第一摻雜區(qū)320和柵極結(jié)構(gòu)380均電連接到陽極350，第二摻雜區(qū)330電連接到陰極360。同樣，從陽極350到陰極360形成兩個(gè)并聯(lián)回路：由陽極350、第一摻雜區(qū)320、阱310、第二摻雜區(qū)330以及陰極360形成的二極管導(dǎo)通回路；以及由陽極350、第一摻雜區(qū)320、第三摻雜區(qū)340、第二摻雜區(qū)330以及陰極360形成的晶閘管導(dǎo)通回路。

圖3所示的半導(dǎo)體器件與圖2所示的半導(dǎo)體器件的不同之處僅在于，阱310僅與第三摻雜區(qū)340的底部的一部分接觸，即第三摻雜區(qū)340也與硅襯底300接觸，形成電阻。圖3所示的半導(dǎo)體器件的工作原理及優(yōu)點(diǎn)可以參考上文中針對(duì)圖1進(jìn)行的描述，因此在此不再贅述。

參考圖4，其示出了根據(jù)本發(fā)明的第二示例性實(shí)施例的半導(dǎo)體器件的示意性橫截面圖。如圖4所示，根據(jù)本發(fā)明的第二示例性實(shí)施例的半導(dǎo)體器件包括第一導(dǎo)電類型的硅襯底400；位于所述硅襯底400中的隔離結(jié)構(gòu)470；硅襯底400中的位于隔離結(jié)構(gòu)470之間的第一導(dǎo)電類型的第一摻雜區(qū)420和第二導(dǎo)電類型的第二摻雜區(qū)430；在所述第一摻雜區(qū)420與第二摻雜區(qū)430之間位于所述硅襯底400表面上的柵極結(jié)構(gòu)480；位于第二摻雜區(qū)430下方的第一導(dǎo)電類型的第三摻雜區(qū)440，第三摻雜區(qū)440在硅襯底400表面上的垂直投影與第二摻雜區(qū)430在硅襯底400的表面上的垂直投影完全重合；在硅襯底400中位于所述第一、第二和第三摻雜區(qū)420、430、440下方的并排的第一導(dǎo)電類型的第一阱490a和第二導(dǎo)電類型的第二阱490b；以及在所述硅襯底400中位于所述第一和第二阱490a、490b下方的第二導(dǎo)電類型的第三阱410，其中第一阱490a將第一摻雜區(qū)420與第二阱490b隔離并且第二阱490b和第三阱410一起將第一阱490a與硅襯底400隔離。第一摻雜區(qū)420和柵極結(jié)構(gòu)480均電連接到陽極450，第二摻雜區(qū)430電連接到陰極460。同樣，從陽極450到陰極460形成兩個(gè)并聯(lián)回路：由陽極450、第一摻雜區(qū)420、第二阱490a、第三摻雜區(qū)440、第二摻雜區(qū)430以及陰極460形成的二極管導(dǎo)通回路；以及由陽極450、第一摻雜區(qū)420、第一阱490a、第二阱490b、第三摻雜區(qū)440、第二摻雜區(qū)430以及陰極460形成的晶閘管導(dǎo)通回路。

盡管圖4中示出了第一阱490a接觸第三摻雜區(qū)440的底部的一部分，并且第二阱490b接觸第三摻雜區(qū)440的底部的剩余部分，但是本發(fā)明并不限于此，實(shí)際上第一阱490a可以不接觸第三摻雜區(qū)440的底部，只要第二阱490b 不將第一阱490a與第三摻雜區(qū)440隔離即可形成上述的二極管回路和晶閘管回路。

根據(jù)該示例性實(shí)施例的半導(dǎo)體器件的工作原理及優(yōu)點(diǎn)可以參考上文中針對(duì)第一示例性實(shí)施例進(jìn)行的描述，因此在此不再贅述。

參考圖5，其示出了根據(jù)本發(fā)明的第二示例性實(shí)施例的一個(gè)變型的半導(dǎo)體器件的示意性橫截面圖。圖5所示的半導(dǎo)體器件包括第一導(dǎo)電類型的硅襯底500；位于所述硅襯底500中的隔離結(jié)構(gòu)570；硅襯底500中的位于隔離結(jié)構(gòu)570之間的第一導(dǎo)電類型的第一摻雜區(qū)520和第二導(dǎo)電類型的第二摻雜區(qū)530；在所述第一摻雜區(qū)520與第二摻雜區(qū)530之間位于所述硅襯底500表面上的柵極結(jié)構(gòu)580；位于第二摻雜區(qū)530下方并且與第二摻雜區(qū)530的底部的一部分接觸的第一導(dǎo)電類型的第三摻雜區(qū)540；在硅襯底500中位于所述第一、第二和第三摻雜區(qū)520、530、540下方的并排的第一導(dǎo)電類型的第一阱590a和第二導(dǎo)電類型的第二阱590b；以及在所述硅襯底500中位于所述第一和第二阱下方的第二導(dǎo)電類型的第三阱510，其中第一阱590a將第一摻雜區(qū)520與第二阱590b隔離并且第二阱590b和第三阱510一起將第一阱590a與硅襯底500隔離。第一摻雜區(qū)520和柵極結(jié)構(gòu)580均電連接到陽極550，第二摻雜區(qū)530電連接到陰極560。由此，從陽極550、第一摻雜區(qū)520、第一阱590a、第二阱590b、第三摻雜區(qū)540、第二摻雜區(qū)530以及陰極560形成晶閘管導(dǎo)通回路，見圖中線c所示；而從陽極550到陰極560形成如圖中線a、b、d所示的二極管導(dǎo)通回路。

圖5所示的半導(dǎo)體器件與圖4所示的半導(dǎo)體器件的區(qū)別僅在于：第三摻雜區(qū)540在硅襯底500表面上的第一垂直投影落入第二摻雜區(qū)530在硅襯底500表面上的第二垂直投影中，第一垂直投影的面積小于所述第二垂直投影的面積。

盡管在圖5中示出了第三摻雜區(qū)540的底部的一部分與第一阱590a接觸，第三摻雜區(qū)540的底部的剩余部分與第二阱590b接觸，但是本發(fā)明不限于此，例如，第三摻雜區(qū)540的底部也可以全部與第二阱590b接觸(未示出)或者第三摻雜區(qū)540完全被包含在第二阱590b中，使得第一阱590a與第三摻雜區(qū)540隔離。換而言之，只要第二阱590b與第三摻雜區(qū)540的底部的至少一部分接觸，即可同時(shí)形成二極管回路和晶閘管回路。

此外，盡管在上文中參照?qǐng)D2-5描述的示例性實(shí)施例中，第一摻雜區(qū)與第二摻雜區(qū)之間都采用了柵極隔離作為隔離結(jié)構(gòu)，但是應(yīng)當(dāng)理解，第一摻雜區(qū)與 第二摻雜區(qū)之間的隔離也可以采用如第一示例性實(shí)施例中所描述的淺溝槽隔離、二氧化硅隔離、或者場(chǎng)氧化隔離等等。

本發(fā)明還涉及一種包括至少一個(gè)如上述實(shí)施例中所述的半導(dǎo)體器件的電路組件。例如，一個(gè)所述半導(dǎo)體器件或多個(gè)所述半導(dǎo)體器件形成的串連連接可以與其它等效電阻、晶閘管、二極管、mos晶體管、三極管串聯(lián)或并聯(lián)連接，以形成適應(yīng)不同需求的電路組件。

此外，本發(fā)明還涉及一種包括至少一個(gè)如上述實(shí)施例中所述的半導(dǎo)體器件的集成電路。

盡管已經(jīng)參照上述示例性實(shí)施例中的每一個(gè)描述了本發(fā)明，但是本發(fā)明不僅僅限于上述示例性實(shí)施例中的每一個(gè)的結(jié)構(gòu)和功能，本發(fā)明的范圍由所附權(quán)利要求書限定。關(guān)于本發(fā)明的結(jié)構(gòu)和細(xì)節(jié)，可以應(yīng)用本領(lǐng)域技術(shù)人員想到的各種變化和修改。此外，本發(fā)明也包括適當(dāng)?shù)亟M合上述示例性實(shí)施例中每一個(gè)的一部分或整體部分而獲得的結(jié)構(gòu)。