本申請要求于2016年4月4日提交的第10-2016-0041231號韓國專利申請的優(yōu)先權(quán)，該韓國專利申請的公開內(nèi)容通過引用全部包含于此。

本公開涉及電子領(lǐng)域，更具體地，涉及一種半導(dǎo)體存儲器裝置。

背景技術(shù)：

已經(jīng)使半導(dǎo)體裝置高度集成以求提供高性能和低制造成本。由于半導(dǎo)體裝置的集成密度可為確定產(chǎn)品價格的因素，因此已經(jīng)越來越需要高度集成的半導(dǎo)體裝置。典型的二維或平面半導(dǎo)體裝置的集成密度可由單位存儲器單元占用的表面積確定，使得其會受到用于形成精細(xì)圖案的技術(shù)影響。然而，可使用昂貴的設(shè)備來形成精細(xì)圖案，因此二維或平面半導(dǎo)體裝置的集成密度的提高會受到限制。已經(jīng)提出了具有三維布置的存儲器單元的三維半導(dǎo)體存儲器裝置以進一步提高集成密度。

技術(shù)實現(xiàn)要素：

本發(fā)明構(gòu)思的實施例提供了一種具有高集成密度的半導(dǎo)體存儲器裝置。

根據(jù)本發(fā)明構(gòu)思的示例實施例，半導(dǎo)體存儲器裝置可包括：堆疊結(jié)構(gòu)，包括堆疊在基底上的字線；第一豎直柱和第二豎直柱，貫穿堆疊結(jié)構(gòu)延伸；第一串選擇線，在平面圖中與第一豎直柱疊置；第二串選擇線，在平面圖中與第二豎直柱疊置并在第一方向上與第一串選擇線分隔開。在平面圖中，第一豎直柱中的一個第一豎直柱的一側(cè)與第二豎直柱中的最靠近第一豎直柱中的所述一個第一豎直柱的一個第二豎直柱的一側(cè)之間的最短距離可小于第一串選擇線的一側(cè)與第二串選擇線的一側(cè)之間的最短距離。

根據(jù)本發(fā)明構(gòu)思的示例實施例，半導(dǎo)體存儲器裝置可包括：堆疊結(jié)構(gòu)，包括堆疊在基底上的字線；第一豎直柱和第二豎直柱，貫穿堆疊結(jié)構(gòu)延伸；第一串選擇線，在平面圖中與第一豎直柱疊置；第二串選擇線，在平面圖中與第二豎直柱疊置并與第一串選擇線水平地分隔開。在平面圖中，第一豎直柱和第二豎直柱中的至少一個可與第一串選擇線和第二串選擇線之間的區(qū)域疊置。

根據(jù)本發(fā)明構(gòu)思的示例實施例，集成電路裝置可包括：堆疊結(jié)構(gòu)，包括堆疊在基底上的多條字線；第一豎直柱，貫穿堆疊結(jié)構(gòu)延伸；第一串選擇線，在平面圖中與第一豎直柱疊置并在第一方向上縱向延伸。第一串選擇線可包括第一側(cè)壁和與第一側(cè)壁相對的第二側(cè)壁，第一豎直柱可與第一串選擇線的第二側(cè)壁相比更靠近第一串選擇線的第一側(cè)壁。集成電路裝置可包括第一串溝道柱，貫穿第一串選擇線延伸并電連接至第一豎直柱。在平面圖中第一串溝道柱的中心可在橫貫第一方向的第二方向上以遠離第一串選擇線的第一側(cè)壁的方式偏離第一豎直柱的中心。

附圖說明

圖1是根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的單元陣列的示意性電路圖。

圖2a和圖2b是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的平面圖。

圖3是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖2a和圖2b的線i-i'截取的剖視圖。

圖4是圖3中的部分a的放大圖。

圖5a和圖5b是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的第一豎直柱和第二豎直柱、第一串選擇線和第二串選擇線以及第一串溝道柱和第二串溝道柱的放大圖。

圖6是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖2a和圖2b的線i-i'截取的剖視圖。

圖7是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖2a和圖2b的線i-i'截取的剖視圖。

圖8a和圖8b是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的平面圖。

圖9是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖8a和圖8b的線i-i'截取的剖視圖。

圖10是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的剖視圖。

圖11a至圖11j是沿圖2a和圖2b的線i-i'截取的示出制造根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的方法的剖視圖。

具體實施方式

如在此所使用的，術(shù)語“和/或”包括一個或更多個相關(guān)所列項的任意和所有組合。將理解的是，在此提及“與元件b豎直疊置的元件a”(或類似用語)意味著存在與元件a和元件b兩者相交的豎直線。

圖1是根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的單元陣列的示意性電路圖。

參照圖1，根據(jù)示例實施例的半導(dǎo)體存儲器裝置可包括共源線csl、多條位線bl0至bl2以及設(shè)置在共源線csl和位線bl0至bl2之間的多個單元串cstr。

位線bl0至bl2可被二維地布置，多個單元串cstr可并聯(lián)連接到位線bl0至bl2中的每條。因此，單元串cstr可二維地布置在共源線csl上或基底上。

單元串cstr中的每個可包括連接至共源線csl的地選擇晶體管gst、連接到位線bl0至bl2中的一條的串選擇晶體管sst以及設(shè)置在地選擇晶體gst和串選擇晶體管sst之間的多個存儲器單元晶體管mct。地選擇晶體管gst、串選擇晶體管sst和存儲器單元晶體管mct可串聯(lián)連接。此外，設(shè)置在共源線csl和位線bl0至bl2之間的地選擇線gsl、多條字線wl0至wl3以及多條串選擇線ssl0至ssl2可分別用作地選擇晶體管gst的柵電極、存儲器單元晶體管mct的柵電極和串選擇晶體管sst的柵電極。

地選擇晶體管gst的柵電極可共同連接至地選擇線gsl，從而可具有相同的電位狀態(tài)。類似地，位于與共源線csl距離相等處的多個存儲器單元晶體管mct的柵電極也可共同連接至字線wl0至wl3中的一條，以具有相同的電位狀態(tài)。另一方面，由于一個單元串cstr包括設(shè)置在與共源線csl距離不同處的多個存儲器單元晶體管mct，因此字線wl0至wl3可設(shè)置為具有位于共源線csl和位線bl0至bl2之間的多層結(jié)構(gòu)。

地選擇晶體管gst、串選擇晶體管sst和存儲器單元晶體管mct可為將溝道結(jié)構(gòu)用作溝道區(qū)的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(mosfet)。在一些實施例中，溝道結(jié)構(gòu)可與地選擇線gsl、字線wl0至wl3和串選擇線ssl一起構(gòu)成mos電容器。在這種情況下，地選擇晶體管gst、存儲器單元晶體管mct和串選擇晶體管sst可通過共用由來自地選擇線gsl、字線wl0至wl3和串選擇線ssl的邊緣場形成的反型層彼此電連接。

圖2a和圖2b是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的平面圖。圖3是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖2a和圖2b的線i-i'截取的剖視圖。圖4是圖3中的部分a的放大圖。

參照圖2a、圖2b和圖3，多個堆疊結(jié)構(gòu)st可設(shè)置在基底100上?；?00可為硅基底、硅鍺基底、鍺基底或在單晶硅基底上生長的單晶外延層。多個堆疊結(jié)構(gòu)st可在第一方向x上彼此分隔開并在橫貫第一方向x的(例如，與第一方向x交叉的)第二方向y上延伸。雜質(zhì)區(qū)csr可設(shè)置在堆疊結(jié)構(gòu)st之間的基底100中。雜質(zhì)區(qū)csr可在第二方向y上延伸。雜質(zhì)區(qū)csr可與圖1中描繪的共源線csl對應(yīng)。在這種情況下，雜質(zhì)區(qū)csr可具有與基底100不同的導(dǎo)電性。

每個堆疊結(jié)構(gòu)st可包括絕緣圖案111a和第一柵電極ge1至第六柵電極ge6。第一柵電極ge1至第六柵電極ge6可在豎直于基底100的頂表面的方向上順序地堆疊在基底100上。絕緣圖案111a可設(shè)置在第一柵電極ge1至第六柵電極ge6之間。第一柵電極ge1，即，最下面的柵極可為地選擇晶體管的柵極并可與圖1的地選擇線gsl對應(yīng)。設(shè)置在第一柵電極ge1和最上面的絕緣圖案111a之間的第二柵電極ge2至第六柵電極ge6可為與圖1的字線wl0至wl3對應(yīng)的單元柵電極。絕緣圖案111a可包括，例如，氧化硅層。第一柵電極ge1至第六柵電極ge6可包括摻雜硅、金屬(例如，鎢)、金屬氮化物、金屬硅化物或其組合。

豎直柱vp1和vp2可分別貫穿堆疊結(jié)構(gòu)st。在一些實施例中，如圖2a和圖2b中所示，豎直柱vp1和vp2可在第二方向y上以之字形圖案布置。例如，豎直柱vp1和vp2可包括第一豎直柱vp1和第二豎直柱vp2。豎直柱vp1和vp2中的每個可包括豎直溝道部vc和電荷存儲結(jié)構(gòu)ds。豎直溝道部vc可以在與基底100的頂表面垂直的方向上貫穿堆疊結(jié)構(gòu)st并且可以電連接至基底100。豎直溝道部vc可接觸基底100的頂表面。豎直溝道部vc可包括中空管形狀、圓筒形狀或杯狀形狀。豎直溝道部vc可包括半導(dǎo)體材料。例如，豎直溝道部vc可為多晶硅層、有機半導(dǎo)體層和碳納米結(jié)構(gòu)中的一種。

電荷存儲結(jié)構(gòu)ds可設(shè)置在豎直溝道部vc和第一柵電極ge1至第六柵電極ge6之間。詳細(xì)地，電荷存儲結(jié)構(gòu)ds可設(shè)置在豎直溝道部vc和第一柵電極ge1至第六柵電極ge6中的每個之間并沿豎直溝道部vc的側(cè)壁在豎直方向上延伸。在平面圖中，電荷存儲結(jié)構(gòu)ds可具有圍繞豎直溝道部vc的外側(cè)壁的形狀。

如圖4所示，電荷存儲結(jié)構(gòu)ds可包括隧道絕緣層tl、電荷存儲層ctl和阻擋絕緣層bll。隧道絕緣層tl可設(shè)置在豎直溝道部vc和堆疊結(jié)構(gòu)st之間。阻擋絕緣層bll可設(shè)置在隧道絕緣層tl和堆疊結(jié)構(gòu)st之間。電荷存儲層ctl可設(shè)置在隧道絕緣層tl和阻擋絕緣層bll之間。隧道絕緣層tl可包括，例如，氧化硅層或高k介電層(例如，氧化鋁(al2o3)、氧化鉿(hfo2)等)，電荷存儲層ctl可包括氮化硅層，阻擋絕緣層bll可包括氧化硅層或高k介電層(例如，氧化鋁(al2o3)、氧化鉿(hfo2)等)。

間隙填充層125可設(shè)置在被豎直溝道部vc圍繞的內(nèi)部空間中。間隙填充層125可包括絕緣材料，例如，氧化硅層、氮化硅層和/或氮氧化硅層。焊盤d可設(shè)置在豎直柱vp1和vp2的上部。每個焊盤d可電連接至豎直溝道部vc。焊盤d可包括導(dǎo)電材料或摻雜有雜質(zhì)的半導(dǎo)體材料，其中，該雜質(zhì)具有與豎直溝道部vc不同的導(dǎo)電性。

水平絕緣層140可設(shè)置在電荷存儲結(jié)構(gòu)ds與第一柵電極ge1至第六柵電極ge6中的每個柵電極之間。水平絕緣層140可延伸至第一柵電極ge1至第六柵電極ge6中的每個的頂表面和底表面上。水平絕緣層140可包括例如氧化硅層(例如，sio2)或高k介電層(例如，氧化鋁(al2o3)、氧化鉿(hfo2)等)。

第一層間介電層172可設(shè)置在堆疊結(jié)構(gòu)st上。詳細(xì)地，第一層間介電層172中的每個可設(shè)置在最上面的絕緣圖案111a的頂表面和焊盤d的頂表面上。第一層間介電層172可包括例如氧化硅層和/或氮化硅層。

分隔結(jié)構(gòu)ss可設(shè)置在堆疊結(jié)構(gòu)st之間以及設(shè)置在第一層間介電層172之間。分隔結(jié)構(gòu)ss可設(shè)置在雜質(zhì)區(qū)csr上并可沿雜質(zhì)區(qū)csr在第二方向y上延伸。分隔結(jié)構(gòu)ss可具有在第二方向y上延伸的矩形或線形形狀。分隔結(jié)構(gòu)ss可包括共源接觸件180和間隔件182。間隔件182中的每個可設(shè)置在共源接觸件180和堆疊結(jié)構(gòu)st之間以及共源接觸件180和第一層間介電層172之間。換言之，共源接觸件180可設(shè)置在間隔件182之間。共源接觸件180可電連接至雜質(zhì)區(qū)csr。共源接觸件180可包括例如導(dǎo)電材料(例如，硅層、金屬層或硅化物層)。間隔件182可包括例如絕緣材料(例如，氧化硅層、氮化硅層等)。

第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2可位于堆疊結(jié)構(gòu)st上。第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2可在第二方向y上延伸的同時在第一方向x上彼此分隔開。在平面圖中，第一串選擇結(jié)構(gòu)sls1可與第一豎直柱vp1豎直地疊置，第二串選擇結(jié)構(gòu)sls2可與第二豎直柱vp2豎直地疊置。第一串選擇結(jié)構(gòu)sls1可包括順序堆疊在第一層間介電層172上的第一絕緣圖案210、第一串選擇線ssl1和第二絕緣圖案212。第二串選擇結(jié)構(gòu)sls2可包括順序堆疊在第一層間介電層172上的第一絕緣圖案210、第二串選擇線ssl2和第二絕緣圖案212。第一絕緣圖案210和第二絕緣圖案212可包括絕緣材料(例如，氧化硅層、氮化硅層等)。

第一串選擇線ssl1和第二串選擇線ssl2中的每個可設(shè)置在第一絕緣圖案210和第二絕緣圖案212之間。第一串選擇線ssl1和第二串選擇線ssl2可為串選擇晶體管的柵電極并與圖1的串選擇線ssl0到ssl2中的兩條對應(yīng)。第一串選擇線ssl1和第二串選擇線ssl2中的每個可包括第一導(dǎo)電圖案192和第二導(dǎo)電圖案194。第一導(dǎo)電圖案192可具有在第二方向y上延伸的線形或矩形形狀。第二導(dǎo)電圖案194中的每個可設(shè)置在第一導(dǎo)電圖案192的側(cè)壁上。即，第二導(dǎo)電圖案194可在第一方向x上彼此分隔開，第一導(dǎo)電圖案192可設(shè)置在第二導(dǎo)電圖案194之間。第一導(dǎo)電圖案192可包括例如多晶硅。第二導(dǎo)電圖案194可包括金屬硅化物材料。除了第一串選擇線ssl1和第二串選擇線ssl2的形狀外，圖2b具有與圖2a的結(jié)構(gòu)基本相同或類似的結(jié)構(gòu)。在一些實施例中，第一串選擇線ssl1和第二串選擇線ssl2的側(cè)面可如圖2b中所示為直的。

圖5a是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的第一豎直柱vp1和第二豎直柱vp2、第一串選擇線ssl1和第二串選擇線ssl2以及第一串溝道柱scp1和第二串溝道柱scp2的放大圖。圖5a是圖2a的一部分的放大平面圖。

參照圖2a和圖5a，在平面圖中，第一串選擇線ssl1和第二串選擇線ssl2中的每個可包括凸部2和凹部4。例如，在平面圖中，凹部4可設(shè)置在在第二方向y上彼此相鄰的第一豎直柱vp1之間以及在第二方向y上彼此相鄰的第二豎直柱vp2之間。凸部2可設(shè)置在在第二方向y上彼此相鄰的凹部4之間。例如，第一串選擇線ssl1的凸部2和第二串選擇線ssl2的凹部4可在第一方向x上彼此相鄰，第一串選擇線ssl1的凹部4和第二串選擇線ssl2的凸部2可在第一方向x上彼此相鄰。

圖5b是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的第一豎直柱vp1和第二豎直柱vp2、第一串選擇線ssl1和第二串選擇線ssl2以及第一串溝道柱scp1和第二串溝道柱scp2的放大圖。圖5b是圖2b的一部分的放大平面圖。

參照圖2b和圖5b，在平面圖中，第一串選擇線ssl1和第二串選擇線ssl2中的每個可具有在第二方向y上延伸的直線形狀。

將在下文中參照圖5a和圖5b討論第一豎直柱vp1和第二豎直柱vp2以及第一串選擇線ssl1和第二串選擇線ssl2之間的布置關(guān)系。

參照圖5a和圖5b，在平面圖中，第一豎直柱vp1和第二豎直柱vp2之間的最小(例如，最短)距離sd1可比第一串選擇線ssl1和第二串選擇線ssl2之間的最小(例如，最短)距離sd2小。例如，在平面圖中，第一串選擇線ssl1的側(cè)表面22和第一豎直柱vp1中的每個的中心p1之間的最小(例如，最短)距離sd3可比第一豎直柱vp1的半徑r小。類似地，在平面圖中，第二串選擇線ssl2的側(cè)表面22與第二豎直柱vp2中的每個的中心p2之間的最小(例如，最短)距離sd4可比第二豎直柱vp2的半徑r小。

在平面圖中，第一豎直柱vp1和第二豎直柱vp2中的至少一個可具有與第一串選擇線ssl1和第二串選擇線ssl2之間的區(qū)域sar鄰近并豎直疊置的部分。例如，如圖5a和圖5b所示，在平面圖中，第一豎直柱vp1和第二豎直柱vp2中的每個可具有與區(qū)域sar相鄰并豎直地疊置的部分。

再次參照圖2a、圖2b和圖3，第一串溝道柱scp1和第二串溝道柱scp2可分別設(shè)置為貫穿第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2。第一串溝道柱scp1中的每個可電連接至第一豎直柱vp1中的對應(yīng)的一個，第二串溝道柱scp2中的每個可電連接至第二豎直柱vp2中的對應(yīng)的一個。第一串溝道柱scp1和第二串溝道柱scp2中的每個可與焊盤d中的對應(yīng)一個接觸。

第一串溝道柱scp1和第二串溝道柱scp2中的每個可包括串豎直溝道部222、串豎直絕緣層224和串導(dǎo)電圖案226。焊盤d可與貫穿第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2中的一個以及第一層間介電層172的串豎直溝道部222接觸。例如，串豎直溝道部222可具有圓柱形狀。串豎直溝道部222可為例如多晶硅層、有機半導(dǎo)體層和碳納米結(jié)構(gòu)中的一種。

串豎直絕緣層224可設(shè)置在串豎直溝道部222與第一串選擇線ssl1和第二串選擇線ssl2中的一個之間，并沿串豎直溝道部222的外壁在豎直方向上延伸。例如，串豎直絕緣層224可圍繞串豎直溝道部222的外壁。串豎直絕緣層224可包括例如氧化硅層、氮化硅層或高k介電層(例如，氧化鋁(al2o3)、氧化鉿(hfo2)等)。

串導(dǎo)電圖案226可設(shè)置在串豎直溝道部222的上部上。串導(dǎo)電圖案226可包括例如金屬硅化物材料。

將參照圖5a和圖5b討論第一串溝道柱scp1和第二串溝道柱scp2之間的布置關(guān)系。

再次參照圖5a和圖5b，第一豎直柱vp1和第二豎直柱vp2的直徑可比第一串溝道柱scp1和第二串溝道柱scp2的直徑大。在平面圖中，第一串溝道柱scp1的中心f1可偏離第一豎直柱vp1的中心p1。類似地，在平面圖中，第二串溝道柱scp2的中心f2可偏離第二豎直柱vp2的中心p2。例如，彼此相鄰的第一豎直柱vp1的中心p1與第二豎直柱vp2的中心p2之間的最小(例如，最短)距離d1可比彼此相鄰的第一串溝道柱scp1的中心f1與第二串溝道柱scp2的中心f2之間的最小(例如，最短)距離d2小。在這種情況下，彼此相鄰的第一豎直柱vp1的中心p1與第二豎直柱vp2的中心p2之間的最小距離d1可與相鄰的第一豎直柱vp1的中心p1之間的最小(例如，最短)距離和相鄰的第二豎直柱vp2的中心p2之間的最小(例如，最短)距離基本相等。

彼此相鄰的第一串溝道柱scp1的中心f1與第二串溝道柱scp2的中心f2之間的最小距離d2可比相鄰的第一串溝道柱scp1的中心f1之間的最小(例如，最短)距離d3大并且比相鄰的第二串溝道柱scp2的中心f2之間的最小(例如，最短)距離d4大。另外，在平面圖中，第一串選擇線ssl1的一側(cè)和第二串選擇線ssl2的一側(cè)之間的最小(例如，最短)距離sd2可以比第一豎直柱vp1的中心p1與第二豎直柱vp2的中心p2之間的最小(例如，最短)距離d1小。

在一些實施例中，如圖5a和圖5b中所示，第一串溝道柱scp1中的每個的中心f1可在第一方向x上以遠離第一串選擇線ssl1的相對側(cè)壁中最靠近第一豎直柱vp1中的對應(yīng)的一個第一豎直柱vp1的那一個側(cè)壁的方式偏離第一豎直柱vp1中的對應(yīng)一個的中心p1。如圖5a和圖5b中所示，第二串溝道柱scp2中的每個的中心f2可在第一方向x上以遠離第二串選擇線ssl2的相對側(cè)壁中最靠近第二豎直柱vp2中的對應(yīng)的一個第二豎直柱vp2的那一個側(cè)壁的方式偏離第二豎直柱vp2中的對應(yīng)一個的中心p2。

根據(jù)本發(fā)明構(gòu)思的示例實施例，多條串選擇線ssl1和ssl2可彼此水平分隔開地設(shè)置在堆疊結(jié)構(gòu)st上，使得可以在不限制第一豎直柱vp1和第二豎直柱vp2之間的最小分隔距離的情況下確保第一串選擇線ssl1和第二串選擇線ssl2之間的圖案化空間。因此可在不增大堆疊結(jié)構(gòu)st的面積的情況下有利于提高半導(dǎo)體存儲器單元的集成度。

再次參照圖2a、圖2b和圖3，位線bl可設(shè)置在第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2上。位線bl可在第一方向x上延伸并可橫跨堆疊結(jié)構(gòu)st。位線bl中的每條可通過第一串溝道柱scp1中的一個電連接至第一豎直柱vp1中的一個并可通過第二串溝道柱scp2中的一個電連接至第二豎直柱vp2中的一個。例如，位線bl可與串導(dǎo)電圖案226接觸。位線bl可包括金屬材料(例如，鎢)。另外，在一些實施例中，如圖2a和圖2b所示，第一豎直柱vp1可以是多個第一豎直柱中的第一個第一豎直柱，第二豎直柱vp2可以是多個第二豎直柱中的第一個第二豎直柱。位線bl可以電連接至與第一個第一豎直柱vp1相鄰的第二個第一豎直柱vp1和第一個第二豎直柱vp2。

第二層間介電層200可置于位線bl和堆疊結(jié)構(gòu)st之間。第二層間介電層200可以置于第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2之間。例如，第二層間介電層200可與第二導(dǎo)電圖案194接觸。第二層間介電層200可包括絕緣材料(例如，氧化硅層、氮化硅層等)。

圖6是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖2a和圖2b的線i-i'截取的剖視圖。同樣的附圖標(biāo)記始終表示同樣的元件。為描述的簡潔，可省略對半導(dǎo)體存儲器裝置中已經(jīng)討論過的那些組件的討論。

參照圖6，半導(dǎo)體柱sp可設(shè)置在基底100和每個豎直溝道部vc之間。半導(dǎo)體柱sp可設(shè)置在基底100的頂表面上并貫穿第一柵電極ge1和最下面的絕緣圖案111a。豎直溝道部vc可與半導(dǎo)體柱sp接觸并電連接。半導(dǎo)體柱sp可為本征半導(dǎo)體或具有與基底100的導(dǎo)電性相同的導(dǎo)電性的半導(dǎo)體。例如，半導(dǎo)體柱sp可為單晶本征半導(dǎo)體或p型導(dǎo)電半導(dǎo)體。

圖7是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖2a和圖2b的線i-i'截取的剖視圖。為描述的簡潔，可省略對半導(dǎo)體存儲器裝置中已經(jīng)討論過的那些組件的討論。

參照圖7，第一串選擇線ssl1和第二串選擇線ssl2中的每個可為單層。第一串選擇線ssl1和第二串選擇線ssl2中的每個可包括例如多晶硅層。換言之，不同于在圖3中示出的半導(dǎo)體存儲器裝置，第一串選擇線ssl1和第二串選擇線ssl2可不包括第二導(dǎo)電圖案194。

第一串溝道柱scp1和第二串溝道柱scp2中的每個可包括串豎直溝道部222和串豎直絕緣層224。例如，串豎直溝道部222可與每條位線bl接觸。換言之，不同于圖3中示出的半導(dǎo)體存儲器裝置，串豎直溝道部222的上部上可不設(shè)置串導(dǎo)電圖案226。

圖8a和圖8b是根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的平面圖。圖9是根據(jù)本發(fā)明構(gòu)思的示例實施例的沿圖8a和圖8b的線i-i'截取的剖視圖。為描述的簡潔，可省略對半導(dǎo)體存儲器裝置中已經(jīng)討論過的那些組件的討論。

參照圖8a、圖8b和圖9，第一串溝道柱scp1和第二串溝道柱scp2中的每個可包括串豎直溝道部222、串豎直絕緣層224、串導(dǎo)電圖案226和間隙填充圖案228。例如，焊盤d可與貫穿第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2中的一個以及第一層間介電層172的串豎直溝道部222接觸。串豎直溝道部222可與焊盤d接觸。例如，串豎直溝道部222可具有中空管形狀、圓筒形狀或杯狀形狀。

串豎直絕緣層224可設(shè)置在第一串選擇線ssl1和第二串選擇線ssl2中的一個與串豎直溝道部222之間，并沿串豎直溝道部222的外壁在豎直方向上延伸。例如，串豎直絕緣層224可圍繞串豎直溝道部222的外壁。串導(dǎo)電圖案226可設(shè)置在串豎直溝道部222的上部上。間隙填充圖案228可設(shè)置在被豎直溝道部222圍繞的內(nèi)部空間中。間隙填充圖案228可包括絕緣材料(例如，氧化硅層、氮化硅層等)。

圖10是示出根據(jù)本發(fā)明構(gòu)思的示例實施例的半導(dǎo)體存儲器裝置的剖視圖。為描述的簡潔，可省略對半導(dǎo)體存儲器裝置中已經(jīng)討論過的那些組件的討論。

多個堆疊結(jié)構(gòu)st可設(shè)置在基底100上。堆疊結(jié)構(gòu)st中的每個可包括交替堆疊在基底100上的電極和絕緣圖案104a。在一些實施例中，堆疊結(jié)構(gòu)st可在一個方向上延伸，分隔絕緣層300可設(shè)置在堆疊結(jié)構(gòu)st之間。分隔絕緣層300可包括絕緣材料(例如，氧化硅層、氮化硅層等)。

有源圖案ap中的每個可包括貫穿堆疊結(jié)構(gòu)st的豎直溝道部vc1和vc2以及在堆疊結(jié)構(gòu)st下連接豎直溝道部vc1和vc2的水平部hs。豎直溝道部vc1和vc2可設(shè)置在貫穿堆疊結(jié)構(gòu)st的豎直孔中。水平部hs可設(shè)置在水平凹區(qū)中，水平凹區(qū)設(shè)置在基底100的上部中。豎直溝道部vc1和vc2中的一個可連接至共源線csl，豎直溝道部vc1和vc2中的另一個可連接至位線bl。水平部hs可設(shè)置在基底100和堆疊結(jié)構(gòu)st之間，因此可使豎直溝道部vc1和vc2彼此連接。

更詳細(xì)地，在每個有源圖案ap中，豎直溝道部vc1和vc2可包括貫穿第一字線wl1的第一豎直溝道部vc1和貫穿第二字線wl2的第二豎直溝道部vc2。第一豎直溝道部vc1可連接至位線bl，第二豎直溝道部vc2可連接至共源線csl。水平部hs可從第一字線wl1下方延伸至第二字線wl2下方以使第一豎直溝道部vc1可連接至第二豎直溝道部vc2。

有源圖案ap中的每個可包括貫穿堆疊結(jié)構(gòu)st并電連接至基底100的半導(dǎo)體圖案。在豎直溝道部vc1和vc2中，半導(dǎo)體圖案可覆蓋形成在堆疊結(jié)構(gòu)st中的豎直孔的內(nèi)壁。在水平部hs中，半導(dǎo)體圖案可覆蓋形成在基底100中的水平凹區(qū)的內(nèi)壁。半導(dǎo)體圖案可包括半導(dǎo)體材料。

選擇線gsl和ssl可設(shè)置在每個堆疊結(jié)構(gòu)st上。例如，如圖10所示，串選擇線ssl可與第一豎直溝道部vc1豎直疊置，地選擇線gsl可與第二豎直溝道部vc2豎直疊置。換言之，第一字線wl1可設(shè)置在串選擇線ssl和基底100之間，第二字線wl2可設(shè)置在地選擇線gsl和基底100之間。地選擇線gsl和串選擇線ssl可彼此水平地分隔開。參照圖5a和圖5b討論的那些可以基本上同樣適用于對第一豎直柱vp1和第二豎直柱vp2、串選擇線ssl以及地選擇線gsl的布置關(guān)系的描述，因此可省略其描述。在這種情況下，圖10中示出的串選擇線ssl可對應(yīng)于圖2a和圖2b中描繪的第一串選擇線ssl1，圖10中示出的地選擇線gsl可對應(yīng)于圖2a和圖2b中描繪的第二串選擇線ssl2。

第一串溝道柱scp1可貫穿串選擇線ssl，第二串溝道柱scp2可貫穿地選擇線gsl。第一串溝道柱scp1可電連接至第一豎直溝道部vc1，第二串溝道柱scp2可電連接至第二豎直溝道部vc2。參照圖5a和圖5b討論的那些可以基本上同樣適用于第一串溝道柱scp1和第二串溝道柱scp2之間的布置關(guān)系，因此可省略其描述。在這種情況下，在圖10中示出的第一串溝道柱scp1可對應(yīng)于在圖5a和圖5b中描繪的第一串溝道柱scp1，在圖10中示出的第二串溝道柱scp2可對應(yīng)于在圖2a和圖2b中描繪的第二串溝道柱scp2。

位線bl可通過第一串溝道柱scp1電連接至第一豎直溝道部vc1，共源線csl可通過第二串溝道柱scp2電連接至第二豎直溝道部vc2。

圖11a至圖11j是沿圖2a和圖2b的線i-i'截取的示出根據(jù)本發(fā)明構(gòu)思的示例實施例的制造半導(dǎo)體存儲器裝置的方法的剖視圖。

參照圖11a，可在基底100上形成成型結(jié)構(gòu)ms?；?00可為硅基底、硅鍺基底、鍺基底或在單晶硅基底上生長的單晶外延層。

成型結(jié)構(gòu)ms可包括交替并重復(fù)堆疊在基底100上的絕緣層102和犧牲層104。絕緣層102可包括相對于犧牲層104具有蝕刻選擇性的材料。例如，絕緣層102可包括氧化硅層，犧牲層104可包括氮化硅層或氮氧化硅層。絕緣層102可由相同的材料形成，犧牲層104可由相同但不同于絕緣層102的材料形成。在一些實施例中，可在基底100和成型結(jié)構(gòu)ms之間設(shè)置緩沖絕緣層(未示出)。

參照圖11b，可對成型結(jié)構(gòu)ms進行圖案化以形成溝道孔ch，通過溝道孔ch暴露基底100。詳細(xì)地，可在最上面的絕緣層102上形成掩模圖案(未示出)，然后可將掩模圖案用作蝕刻掩模各向異性地蝕刻成型結(jié)構(gòu)ms?？蓤?zhí)行各向異性蝕刻工藝以形成溝道孔ch，其中，每個溝道孔ch沿其距離基底100的高度具有恒定的(即，均勻的)寬度。在一些實施例中，可執(zhí)行各向異性蝕刻工藝以形成溝道孔ch，其中，每個溝道孔ch沿其距離基底100的高度具有變化的(即，非均勻的)寬度。即，溝道孔ch可具有相對于基底100傾斜的內(nèi)側(cè)壁。可實施過蝕刻作用從而使基底100可被蝕刻為具有凹的頂表面。在平面圖中，溝道孔ch可具有圓形、橢圓形或多邊形形狀。

可在每個溝道孔ch的側(cè)壁上形成電荷存儲結(jié)構(gòu)ds。電荷存儲結(jié)構(gòu)ds可覆蓋溝道孔ch的側(cè)壁并部分覆蓋基底100的通過溝道孔ch暴露的頂表面。詳細(xì)地，電荷存儲結(jié)構(gòu)ds的形成可包括形成順序地覆蓋溝道孔ch的側(cè)壁的第一絕緣層、第二絕緣層和第三絕緣層的步驟以及執(zhí)行干蝕刻工藝以去除第一絕緣層至第三絕緣層的部分以部分地暴露基底100的頂表面的步驟。

如圖4所示，電荷存儲結(jié)構(gòu)ds可包括順序地形成在溝道孔ch的側(cè)壁上的阻擋絕緣層bll、電荷存儲層ctl和隧道絕緣層tl。阻擋絕緣層bll可包括例如氧化硅層或高k介電層(例如，al2o3、hfo2等)；電荷存儲層ctl可包括例如氮化硅層；隧道絕緣層tl可包括例如氮氧化硅層或高k介電層(例如，al2o3、hfo2等)。

可在形成有電荷存儲結(jié)構(gòu)ds的溝道孔ch中形成豎直溝道部vc。豎直溝道部vc可共形地覆蓋電荷存儲結(jié)構(gòu)ds的內(nèi)側(cè)壁以及基底100的通過電荷存儲結(jié)構(gòu)ds暴露的頂表面。豎直溝道部vc可包括例如半導(dǎo)體材料。例如，豎直溝道部vc可為多晶硅層、有機半導(dǎo)體層和碳納米結(jié)構(gòu)中的一種。

可在由豎直溝道部vc圍繞的內(nèi)部空間中形成間隙填充層125。間隙填充層125可完全填充溝道孔ch?？墒褂貌Ａ闲?sog)技術(shù)形成間隙填充層125。間隙填充層125可包括絕緣材料，例如，氧化硅層和/或氮化硅層。在形成間隙填充層125之前，還可執(zhí)行氫退火工藝以在包括氫或氘的氣體氣氛下對豎直溝道部vc進行熱處理。此氫退火工藝可矯正存在于豎直溝道部vc中的晶體缺陷。

可在豎直溝道部vc、電荷存儲結(jié)構(gòu)ds和間隙填充層125的上部上形成焊盤d?？赏ㄟ^對電荷存儲結(jié)構(gòu)ds、豎直溝道部vc和間隙填充層125的上部進行蝕刻以形成凹部，然后用導(dǎo)電材料填充凹部來形成焊盤d。在一些實施例中，可通過采用導(dǎo)電性與豎直溝道部vc的導(dǎo)電性不同的雜質(zhì)對豎直溝道部vc的上部進行摻雜來形成焊盤d。

如圖6所示，在形成電荷存儲結(jié)構(gòu)ds之前，可在每個溝道孔ch中形成半導(dǎo)體柱sp?？蓤?zhí)行選擇性外延生長以從基底100生長半導(dǎo)體柱sp，其中，基底100的通過溝道孔ch暴露的部分用作種子層。半導(dǎo)體柱sp可包括導(dǎo)電性與基底100的導(dǎo)電性相同的材料，例如，本征半導(dǎo)體或p型導(dǎo)電半導(dǎo)體。

參照圖11c，可通過對成型結(jié)構(gòu)ms執(zhí)行各向異性蝕刻工藝來形成溝槽t?？赏ㄟ^在成型結(jié)構(gòu)ms上形成第一層間介電層172并將第一層間介電層172用作蝕刻掩模來各向異性地蝕刻成型結(jié)構(gòu)ms直到暴露基底100的頂表面為止來形成溝槽t?？蓪喜踭形成為沿第二方向y延伸。然后可以將溝槽t形成為具有沿第二方向y延伸的線形或矩形形狀。由于形成了溝槽t，因此可在基底100上形成在第一方向x上彼此分隔開的多個堆疊結(jié)構(gòu)st。

每個堆疊結(jié)構(gòu)st可包括順序地并且交替地堆疊在基底100上的絕緣圖案111a和犧牲圖案sc?？赏ㄟ^對絕緣層102進行圖案化來形成絕緣圖案111a，可通過對犧牲層104進行圖案化來形成犧牲圖案sc。溝槽t可暴露堆疊結(jié)構(gòu)st的側(cè)壁。

參照圖11d，可去除通過溝槽t暴露的犧牲圖案sc以在沿豎直方向彼此分隔開的絕緣圖案111a之間形成凹區(qū)rr?？赏ㄟ^執(zhí)行濕蝕刻工藝和/或各向同性干蝕刻工藝以去除犧牲圖案sc來形成凹區(qū)rr。由于犧牲圖案sc包括相對于絕緣圖案111a具有蝕刻選擇性的材料，因此當(dāng)去除犧牲圖案sc時不會去除絕緣圖案111a。例如，在犧牲圖案sc為氮化硅層而絕緣圖案111a為氧化硅層的情況下，可使用包括磷酸的蝕刻劑來執(zhí)行蝕刻工藝。

凹區(qū)rr可從每個溝槽t水平地延伸至絕緣圖案111a之間的空間。凹區(qū)rr可暴露絕緣圖案111a的頂表面和底表面以及電荷存儲結(jié)構(gòu)ds的外壁的一部分。

可形成水平絕緣層140以覆蓋第一層間介電層172的頂表面以及第一層間介電層172和絕緣圖案111a的通過凹區(qū)rr和溝槽t暴露的表面。詳細(xì)地，水平絕緣層140可共形地覆蓋絕緣圖案111a的表面、電荷存儲結(jié)構(gòu)ds通過凹區(qū)rr暴露的外壁、基底100的頂表面和第一層間介電層172的頂表面?？墒褂镁哂辛己门_階覆蓋的沉積工藝形成水平絕緣層140。例如，可使用化學(xué)氣相沉積(cvd)或原子層沉積(ald)形成水平絕緣層140。水平絕緣層140可包括氧化硅層(例如，sio2)或高k電介質(zhì)層(例如，氧化鋁(al2o3)、氧化鉿(hfo2)等)。

可在水平絕緣層140上形成柵電極層142。柵電極層142可填充溝槽t和凹區(qū)rr。柵電極層142可包括金屬材料(例如，鎢)。

參照圖11e，可從溝槽t內(nèi)部去除柵電極層142因而可在凹區(qū)rr中形成第一柵電極ge1至第六柵電極ge6。在形成第一柵電極ge1至第六柵電極ge6后，可在通過溝槽t暴露的基底100中形成雜質(zhì)區(qū)csr?？捎衫珉x子注入工藝形成雜質(zhì)區(qū)csr。雜質(zhì)區(qū)csr可具有與基底100不同的導(dǎo)電性。

參照圖11f，可在溝槽t中形成分隔結(jié)構(gòu)ss。每個分隔結(jié)構(gòu)ss可包括間隔件182和共源接觸件180。間隔件182可覆蓋每個溝槽t的側(cè)壁。詳細(xì)地，間隔件182的形成步驟可包括：形成覆蓋溝槽t的側(cè)壁和底表面的絕緣層(未示出)，然后蝕刻絕緣層的覆蓋溝槽t的底表面的部分(未示出)。

當(dāng)去除絕緣層的上述部分時，還可去除水平絕緣層140的在基底100的頂表面和第一層間介電層172的頂表面上的部分。因此，用于形成間隔件182的蝕刻工藝可露出基底100的通過溝槽t暴露的頂表面，還露出第一層間介電層172的頂表面。間隔件182可包括例如氧化硅層或氮化硅層。

可通過填充形成有間隔件182的溝槽t的剩余空間來形成共源接觸件180。可通過執(zhí)行例如化學(xué)氣相沉積(cvd)、物理氣相沉積(pvd)或原子層沉積(ald)形成共源接觸件180。共源接觸件180可包括例如金屬(例如銅或鋁)和導(dǎo)電金屬氮化物(例如，氮化鈦或氮化鉭)中的至少一種，其中金屬可以包括過渡金屬(例如，鈦或鉭)。

參照圖11g，可在第一層間介電層172上順序地形成第一絕緣層301、導(dǎo)電層303和第二絕緣層305。第一絕緣層301可覆蓋第一層間介電層172的頂表面和分隔結(jié)構(gòu)ss的頂表面。第一絕緣層301可包括絕緣材料(例如，氧化硅層、氮化硅層等)。導(dǎo)電層303可覆蓋第一絕緣層301的頂表面。導(dǎo)電層303可包括例如多晶硅層。第二絕緣層305可覆蓋導(dǎo)電層303的頂表面。第二絕緣層305可包括絕緣材料(例如，氧化硅層、氮化硅層等)。

參照圖11h，可通過順序地對第二絕緣層305、導(dǎo)電層303、第一絕緣層301和第一層間介電層172進行圖案化而形成孔h?？稍诿總€焊盤d上形成對應(yīng)的一個孔h?？議可暴露焊盤d。

可在每個孔h中形成串豎直絕緣層224和串豎直溝道部222?？梢酝ㄟ^形成共形地覆蓋孔h的內(nèi)表面和第二絕緣層305的頂表面的絕緣層(未示出)然后蝕刻以從焊盤d的頂表面和第二絕緣層305的頂表面上去除該絕緣層來形成串豎直絕緣層224。因此，該蝕刻工藝可以暴露焊盤d的頂表面和第二絕緣層305的頂表面。串豎直絕緣層224可包括例如氧化硅層。

可在包括形成有串豎直絕緣層224的孔h的剩余空間中形成串豎直溝道部222?？赏ㄟ^形成填充孔h并覆蓋第二絕緣層305的頂表面的溝道層(未示出)然后執(zhí)行平坦化工藝直到暴露第二絕緣層305的頂表面為止來形成串豎直溝道部222。串豎直溝道區(qū)222可為例如多晶硅層、有機半導(dǎo)體層和碳納米結(jié)構(gòu)中的一種。

參照圖11i，可對第二絕緣層305、導(dǎo)電層303和第一絕緣層301進行圖案化以在第一層間介電層172上形成第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2。如圖2a和圖2b及圖3所示，在平面圖中，第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2可形成為在第二方向y上延伸并可以在第一方向x上彼此分隔開。第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2中的每個可包括順序地堆疊在第一層間介電層172上的第一絕緣圖案210、第一導(dǎo)電圖案192和第二絕緣圖案212。如圖2a和圖2b及圖3所示，在平面圖中，第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2中的每個可形成為與在第一方向x上彼此相鄰的一對豎直溝道部vc豎直地疊置。由于形成了第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2，因此可暴露分隔結(jié)構(gòu)ss的頂表面。

參照圖11j，可通過對第一導(dǎo)電圖案192的通過第一絕緣圖案210和第二絕緣圖案212暴露的側(cè)表面執(zhí)行例如硅化(silicide)工藝來形成第二導(dǎo)電圖案194。所述硅化工藝可以包括：在第一層間介電層172上形成共形地覆蓋第一導(dǎo)電圖案192的側(cè)表面和串豎直溝道部222的頂表面的金屬層(例如鈷(co))；對該金屬層執(zhí)行熱處理以使該金屬層中包括的金屬離子擴散至第一導(dǎo)電圖案192中；使金屬離子與第一導(dǎo)電圖案192中包括的硅離子結(jié)合。例如，在熱處理期間，該金屬層中包括的金屬離子可擴散至與該金屬層接觸的串豎直溝道部222中，從而可在串豎直溝道部222的上部上形成串導(dǎo)電圖案226。例如，串導(dǎo)電圖案226可包括硅化鈷(cosi)。熱處理可為例如快速熱處理(rtp)，并且可以在約700℃或更高的溫度下執(zhí)行。可在執(zhí)行硅化工藝后去除金屬層。

第一串選擇結(jié)構(gòu)sls1的第一導(dǎo)電圖案192和形成于第一導(dǎo)電圖案192上的第二導(dǎo)電圖案194可構(gòu)成第一串選擇線ssl1，第二串選擇結(jié)構(gòu)sls2的第一導(dǎo)電圖案192和形成于第一導(dǎo)電圖案192上的第二導(dǎo)電圖案194可構(gòu)成第二串選擇線ssl2。第二導(dǎo)電圖案194的形成可增強第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2的電特性。

再次參照圖2a、圖2b及圖3，可在第一層間介電層172上形成第二層間介電層200?？赏ㄟ^在第一層間介電層172上形成絕緣層(未示出)然后執(zhí)行平坦化工藝直到暴露第二絕緣圖案212的頂表面為止來形成第二層間介電層200。第二層間介電層200可填充第一串選擇結(jié)構(gòu)sls1和第二串選擇結(jié)構(gòu)sls2之間的空間。第二層間介電層200可覆蓋第二導(dǎo)電圖案194的側(cè)表面并暴露串導(dǎo)電圖案226的頂表面。第二層間介電層200可包括絕緣材料(例如，氧化硅層、氮化硅層等)。

可在第二層間介電層200上形成位線bl。每條位線bl可形成為電連接至一對豎直柱vp中與第一串選擇結(jié)構(gòu)sls1豎直疊置的一個豎直柱和所述一對豎直柱vp中與第二串選擇結(jié)構(gòu)sls2豎直疊置的一個豎直柱。位線bl可包括導(dǎo)電材料(例如，銅、鎢等)。

根據(jù)本發(fā)明構(gòu)思的示例實施例，多條串選擇線可在堆疊結(jié)構(gòu)上水平地彼此分隔開，使得能夠在不限制第一豎直柱和第二豎直柱之間的最小間距的情況下確保第一串選擇線和第二串選擇線之間的圖案化空間。因此可以在不增大堆疊結(jié)構(gòu)的面積的情況下有利于提高半導(dǎo)體存儲器單元的集成度。

上述公開的主題被認(rèn)為是說明性的，而不是限制性的，并且所附權(quán)利要求旨在覆蓋落入發(fā)明構(gòu)思的真實精髓和范圍內(nèi)的所有這樣的修改、增強和其他實施例。因此，在法律允許的最大范圍內(nèi)，通過對權(quán)利要求及其等同物的最寬泛的所允許的解釋來確定所述范圍，并且所述范圍不應(yīng)受到前述詳細(xì)描述的限制或約束。