本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別是涉及一種陣列基板和一種顯示設(shè)備。

背景技術(shù)：

本申請發(fā)明人意外發(fā)現(xiàn)現(xiàn)有技術(shù)中未曾被發(fā)現(xiàn)的技術(shù)問題，即由于低溫多晶硅器件制程較復(fù)雜，使得低溫多晶硅顯示面板在制程中更容易引起靜電釋放(electro-staticdischarge，esd靜電)，如此會有大量的電荷聚集從而造成面板邊緣柵極和多晶硅層炸傷，進而造成柵極和多晶硅層發(fā)生短路，將柵極信號輸入到多晶硅層，引起電氣不良。

圖1中示出了現(xiàn)有技術(shù)中陣列基板100的構(gòu)造示意圖，陣列基板100包括基層10(示出部分)，位于基層10之上的多晶硅層11，即圖中呈倒u形的層，位于多晶硅層11之上的柵極線層12，位于柵極線層12之上的數(shù)據(jù)線層13，用于連接多晶硅層11和數(shù)據(jù)線層13的過孔14，表示在該方向重復(fù)延伸的折斷線符號15，前述“位于……之上的”只是說明相對位置關(guān)系，并不一定緊貼，圖1中未標號部分與圖1中左上角標號的部分對標號及其含義相同。

本申請發(fā)明人發(fā)現(xiàn)圖中所示的陣列基板100的構(gòu)造會造成面板邊緣柵極和多晶硅層發(fā)生炸傷，即圖1中所示的柵極線與多晶硅層在垂直方向上投影重疊處16的位置發(fā)生炸傷，進而造成柵極和多晶硅層發(fā)生短路，將柵極信號輸入到多晶硅層，引起電氣不良。

在本說明書中所稱的基于陣列基板或顯示面板(或設(shè)備)的方位(例如顯示面板的最右側(cè)、上、下等)僅用以表示相對的方位關(guān)系；對于本說明書而言，具體方位是在顯示面板在使用的通常情況下相對于觀察者的放置的位置關(guān)系確定后，在此基礎(chǔ)上定義的，例如接近觀看者稱為“上”，而遠離觀看者稱為“下”。

技術(shù)實現(xiàn)要素：

本發(fā)明提供了一種陣列基板和一種顯示設(shè)備，旨在解決現(xiàn)有的顯示面板在制程中因靜電釋放導(dǎo)致電氣不良的問題。

本發(fā)明實施例的第一方面提供一種陣列基板，包括：

基層；

像素電路，以矩陣排列方式設(shè)置于所述基層上；

信號線，以行或列方向設(shè)置于所述基層上，耦接所述像素電路；

其中，至少兩條同向的所述信號線分別設(shè)置于在所述矩陣排列的所述像素電路相對最外側(cè)。

本發(fā)明實施例的第二方面提供一種顯示設(shè)備，包括：

基層；

像素電路，以矩陣排列方式設(shè)置于所述基層上；

信號線，以行或列方向設(shè)置于所述基層上，耦接所述像素電路；

其中，至少兩條同向的所述信號線分別設(shè)置于在所述矩陣排列的所述像素電路相對最外側(cè)。

本發(fā)明提供的技術(shù)方案與現(xiàn)有技術(shù)相比存在的有益效果是：區(qū)別于現(xiàn)有技術(shù)中整張面板像素電路均為陣列結(jié)構(gòu)的設(shè)計，因靜電釋放易造成柵極線路與多晶硅層發(fā)生炸傷引起短路，導(dǎo)致電氣不良的情況，本發(fā)明實施例將至少兩條同向的信號線分別設(shè)置在相對于矩陣排列的像素電路的最外側(cè)，如此可使得顯示面板至少兩端的靜電釋放電荷可通過該信號線導(dǎo)出，有效降低了電氣不良的概率，提高了產(chǎn)品良率。

附圖說明

圖1是本發(fā)明背景技術(shù)中提供的陣列基板的構(gòu)造示意圖；

圖2是本發(fā)明第一實施例提供的一種陣列基板的構(gòu)造示意圖；

圖3是本發(fā)明第一實施例提供的另一種陣列基板的構(gòu)造示意圖；

圖4是本發(fā)明第一實施例提供的另一種陣列基板的沿縱向信號線延伸方向的局部剖面圖；

圖5是本發(fā)明第一實施例提供的另一種陣列基板的構(gòu)造示意圖；

圖6是本發(fā)明第一實施例提供的另一種陣列基板的構(gòu)造示意圖；

圖7是本發(fā)明第一實施例提供的一種顯示設(shè)備的示意圖。

具體實施方式

為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進行進一步詳細說明。

以下描述中，為了說明而不是為了限定，給出了諸多技術(shù)特征的說明示意圖，以便透徹理解本發(fā)明實施例。然而，本領(lǐng)域的技術(shù)人員應(yīng)當清楚，在沒有這些具體細節(jié)的其它實施例中也可以實現(xiàn)本發(fā)明。在其它情況中，省略對眾所周知的結(jié)構(gòu)的詳細說明，以免不必要的細節(jié)妨礙本發(fā)明的描述。

本發(fā)明第一實施例提供一種陣列基板，包括：基層；像素電路，以矩陣排列方式設(shè)置于所述基層上；信號線，以行或列方向設(shè)置于所述基層上，耦接所述像素電路；其中，至少兩條同向的所述信號線分別設(shè)置于所述矩陣排列的所述像素電路相對最外側(cè)。以下通過文字與示例性附圖進行詳細說明。

參閱圖2，圖2示出了本發(fā)明第一實施例提供的一種陣列基板200的構(gòu)造示意圖，為了便于說明，圖2僅示出了與本發(fā)明第一實施例相關(guān)的部分。如圖2所示，陣列基板200包括：基層、像素電路21和信號線22，像素電路21以矩陣排列方式設(shè)置于基層上，信號線22以行或列方向設(shè)置于基層上，耦接像素電路21，其中，至少兩條同向的信號線22分別設(shè)置于矩陣排列的像素電路21相對最外側(cè)。圖2只是示例性描述，圖2中使用了表示在該方向重復(fù)延伸的折斷線符號24。

可選的是，基層位于圖2中在垂直方向上的投影與信號線22在垂直方向上的投影有部分重疊的黑色方形塊表示的遮光層20的底層。

需要說明的是，圖2選用平面視圖來表現(xiàn)本申請的發(fā)明點，便于表達和由于須符合附圖的規(guī)定(采用黑色線條)，因此基層未示出，根據(jù)本申請中定義的方位關(guān)系，基層一般位于所有線路構(gòu)造層之下。

可選的是，基層可位于圖2中所示的像素電路21和信號線22之下。

可選的是，像素電路21可包括多晶硅層，即圖2中呈倒u形分布的一端帶黑色方形塊的部分，圖2中示出的像素電路21可為多晶硅層。

可選的是，信號線22可包括柵極線和數(shù)據(jù)線，圖2中示出的橫向排布的信號線22可為柵極線，縱向排布的信號線22可為數(shù)據(jù)線。

可選的是，信號線22以行或列方向設(shè)置于基層上的含義可包括信號線22與基層緊貼，也可包括信號線22位于基層之上，但并不緊貼。

可選的是，信號線22耦接像素電路21可為縱向排布的信號線22耦接像素電路21的多晶硅層。

需要說明的是，如上雖為簡單描述，但本領(lǐng)域技術(shù)人員可結(jié)合現(xiàn)有技術(shù)對其進行清楚的理解和界定。

可選的是，在縱向信號線22、橫向信號線22、像素電路21遮光層20和基層垂直方向投影重疊的部分，前述各層從下到上依次為基層、遮光層20、像素電路層21、橫向信號線22、縱向信號線22。

可選的是，“至少兩條同向的信號線22分別設(shè)置于矩陣排列的像素電路21相對最外側(cè)”中至少兩條同向的信號線22可為圖2中示例的最左邊縱向排布的信號線22和最右邊縱向排布的信號線22。

需要說明的是，為了便于說明問題，圖2中未標號部分與圖2中左上角標號的部分對標號及其含義相同。

需要說明的是，至少兩條同向的信號線22分別設(shè)置于矩陣排列的像素電路21相對最外側(cè)，可使得聚集電荷或外界進入的電荷從圖2中示例的最左邊縱向排布的信號線22和最右邊縱向排布的信號線22快速導(dǎo)出，有效避免了聚集電荷使得橫向信號線22與像素電路層21在垂直方向上投影重疊處25的位置發(fā)生炸傷，可有效降低了電氣不良的概率，提高了產(chǎn)品良率。

圖3示出了本發(fā)明第一實施例提供的另一種陣列基板300的構(gòu)造示意圖，圖3示例的陣列基板300還可包括用于連通像素電路21和信號線22的過孔23，圖3中示出的過孔23可連通縱向信號線22與像素電路21，圖3中未描述的標號及其含義可與關(guān)于圖2的描述相同，不再贅述。

圖4示出了本發(fā)明第一實施例提供的一種陣列基板300的沿縱向信號線延伸方向的局部剖面圖，像素電路21，縱向信號線層22，介于像素電路21與縱向信號線層22之間的間隔層30，以及連接像素電路21和縱向信號線22的過孔23。

可選的是，包括于像素電路21的多晶硅層可通過過孔23與信號線22耦接，圖3中示出的為包括于像素電路21的多晶硅層通過過孔23與縱向信號線22耦接，即可為多晶硅層通過過孔23與數(shù)據(jù)線耦接。

如此，可將聚集電荷從多晶硅層通過過孔23傳遞到數(shù)據(jù)線，而后由數(shù)據(jù)線導(dǎo)出，可有效避免了聚集電荷使得橫向信號線22(可為柵極線)與多晶硅層在垂直方向上投影重疊處25的位置發(fā)生炸傷，進而避免了柵極線和多晶硅層發(fā)生短路，將柵極信號輸入到多晶硅層，引起電氣不良。

可選的是，多晶硅層可為低溫多晶硅層。

可選的是，圖5中示出了本發(fā)明實施例另一種陣列基板400的構(gòu)造示意圖，信號線22包括列向設(shè)置的第一數(shù)據(jù)線221和第二數(shù)據(jù)線222，第二數(shù)據(jù)線222數(shù)量為一，位于陣列基板200的最右側(cè)，與第二數(shù)據(jù)線222耦接的對應(yīng)像素電路21位于第二數(shù)據(jù)線222的左側(cè)，除第二數(shù)據(jù)線222之外，其余列向設(shè)置的信號線均為第一數(shù)據(jù)線221，且所有的第一數(shù)據(jù)線221均位于與其耦接的對應(yīng)像素電路21的左側(cè)，圖5中未描述的標號及其含義可與關(guān)于圖2或圖3的描述相同，不再贅述。

可選的是，第二數(shù)據(jù)線222數(shù)量也可以不為一個，例如可在圖5中最右側(cè)的第二數(shù)據(jù)線222和第一數(shù)據(jù)線221之間可插入任意多個第二數(shù)據(jù)線222。

可選的是，圖6中示出了另一種陣列基板500的電路構(gòu)造示意圖，信號線22包括列向設(shè)置的第一數(shù)據(jù)線221和第二數(shù)據(jù)線222，第一數(shù)據(jù)線221數(shù)量為一，位于陣列基板20的最左側(cè)，與第一數(shù)據(jù)線221耦接的對應(yīng)像素電路21位于第一數(shù)據(jù)線221的右側(cè)，除第一數(shù)據(jù)線221之外，其余列向設(shè)置的信號線22均為第二數(shù)據(jù)線222，且所有的第二數(shù)據(jù)線222均位于與其耦接的對應(yīng)像素電路21的右側(cè)，圖6中未描述的標號及其含義可與關(guān)于圖2或圖3的描述相同，不再贅述。

可選的是，第一數(shù)據(jù)線221數(shù)量也可以不為一個，例如可在圖6中最左側(cè)的第一數(shù)據(jù)線221和第二數(shù)據(jù)線222之間可插入任意多個第一數(shù)據(jù)線221。

需要說明的是，上述圖5中示例的陣列基板300和圖6中示例的陣列基板400可良好地解決發(fā)明人發(fā)現(xiàn)的顯示面板的最右側(cè)出現(xiàn)電氣不良的技術(shù)問題，提高顯示面板的良率。

可選的是，信號線22包括列向設(shè)置的第一柵極線和第二柵極線，第二柵極線數(shù)量為一，位于陣列基板200的最下側(cè)，與第二柵極線耦接的對應(yīng)像素電路21位于第二柵極線的上側(cè)，除第二柵極線之外，其余列向設(shè)置的信號線22均為第一柵極線，且所有的第一柵極線均位于與其耦接的對應(yīng)像素電路21的上側(cè)。

可選的是，第二柵極線的數(shù)量也可以不為一個，說明與前述關(guān)于第二數(shù)據(jù)線或第一數(shù)據(jù)線的數(shù)量也可以不為一個類似，不再贅述。

可選的是，信號線22包括列向設(shè)置的第一柵極線和第二柵極線，第一柵極線數(shù)量為一，位于陣列基板200的最上側(cè)，與第一柵極線耦接的對應(yīng)像素電路21位于第二柵極線的下側(cè)，除第一柵極線之外，其余列向設(shè)置的信號線22均為第二柵極線，且所有的第二柵極線均位于與其耦接的對應(yīng)像素電路21的下側(cè)。

可選的是，第一柵極線的數(shù)量也可以不為一個，說明與前述關(guān)于第二數(shù)據(jù)線或第一數(shù)據(jù)線或第二柵極線的數(shù)量也可以不為一個類似，不再贅述。

可選的是，信號線22包括列向設(shè)置的第一柵極線和第二柵極線的情況的描述與前述信號線22包括列向設(shè)置的第一數(shù)據(jù)線221和第二數(shù)據(jù)線222的情況類似，本領(lǐng)域技術(shù)人員在前述關(guān)于信號線22包括列向設(shè)置的第一數(shù)據(jù)線221和第二數(shù)據(jù)線222的情況的相關(guān)描述下，可明確實現(xiàn)信號線22包括列向設(shè)置的第一柵極線和第二柵極線的情況，不再贅述。

可選的是，關(guān)于圖2、圖3和圖4中的相關(guān)描述均可應(yīng)用于前述信號線22包括列向設(shè)置的第一數(shù)據(jù)線221和第二數(shù)據(jù)線222的情況以及信號線22包括列向設(shè)置的第一柵極線和第二柵極線的情況，例如，前述信號線22包括列向設(shè)置的第一數(shù)據(jù)線221和第二數(shù)據(jù)線222的情況以及信號線22包括列向設(shè)置的第一柵極線和第二柵極線的情況中陣列基板還可包括用于連通像素電路和信號線的過孔，像素電路可包括多晶硅層，信號線包括數(shù)據(jù)線，過孔可用于連接像素電路的多晶硅層和數(shù)據(jù)線，可將聚集電荷從多晶硅層通過過孔傳遞到數(shù)據(jù)線，而后由數(shù)據(jù)線導(dǎo)出，再如多晶硅層可為低溫多晶硅層。

可選的是，像素電路21包括多晶硅層211，多晶硅層221通過過孔23與信號線22耦接。

相比于現(xiàn)有技術(shù)中整張面板像素電路均為陣列結(jié)構(gòu)的設(shè)計易造成柵極線路與多晶硅層發(fā)生炸傷引起短路，導(dǎo)致電氣不良的情況，本發(fā)明實施例將至少兩條同向的信號線分別設(shè)置在相對于矩陣排列的像素電路的最外側(cè)，如此可使得顯示面板至少兩端的靜電釋放電荷可通過該信號線導(dǎo)出，有效降低了電氣不良的概率，提高了產(chǎn)品良率。另一方面，可快速將聚集電荷通過信號線導(dǎo)出，可大幅度減小產(chǎn)品的邊緣亮點不良，提高顯示品質(zhì)。

本發(fā)明第二實施例提供的一種顯示設(shè)備，包括：基層；像素電路，以矩陣排列方式設(shè)置于所述基層上；信號線，以行或列方向設(shè)置于所述基層上，耦接所述像素電路；其中，至少兩條同向的所述信號線分別設(shè)置于在所述矩陣排列的所述像素電路相對最外側(cè)。

參閱圖7，圖7示出了本發(fā)明第二實施例提供的一種顯示設(shè)備300的構(gòu)造示意圖，為了便于說明，圖7僅示出了與本發(fā)明第二實施例相關(guān)的部分，顯示設(shè)備700包括：基層31；像素電路32，以矩陣排列方式設(shè)置于基層31上；信號線33，以行或列方向設(shè)置于基層31上，耦接像素電路32；其中，至少兩條同向的信號線33分別設(shè)置于矩陣排列的像素電路32相對最外側(cè)。圖7只是示例性描述，圖7中使用了表示在該方向重復(fù)延伸的折斷線符號34。

可選的是，信號線包括列向設(shè)置的第一數(shù)據(jù)線和第二數(shù)據(jù)線，第二數(shù)據(jù)線數(shù)量為一，位于陣列基板的最右側(cè)，與第二數(shù)據(jù)線耦接的對應(yīng)像素電路位于第二數(shù)據(jù)線的左側(cè)，除第二數(shù)據(jù)線之外，其余列向設(shè)置的信號線均為第一數(shù)據(jù)線，且所有的第一數(shù)據(jù)線均位于與其耦接的對應(yīng)像素電路的左側(cè)。

可選的是，信號線包括列向設(shè)置的第一數(shù)據(jù)線和第二數(shù)據(jù)線，第一數(shù)據(jù)線數(shù)量為一，位于陣列基板的最左側(cè)，與第一數(shù)據(jù)線耦接的對應(yīng)像素電路位于第二數(shù)據(jù)線的右側(cè)，除第一數(shù)據(jù)線之外，其余列向設(shè)置的信號線均為第二數(shù)據(jù)線，且所有的第二數(shù)據(jù)線均位于與其耦接的對應(yīng)像素電路的右側(cè)。

可選的是，信號線包括列向設(shè)置的第一柵極線和第二柵極線，第二柵極線數(shù)量為一，位于陣列基板的最下側(cè)，與第二柵極線耦接的對應(yīng)像素電路位于第二柵極線的上側(cè)，除第二柵極線之外，其余列向設(shè)置的信號線均為第一柵極線，且所有的第一柵極線均位于與其耦接的對應(yīng)像素電路的上側(cè)。

信號線包括列向設(shè)置的第一柵極線和第二柵極線，第一柵極線數(shù)量為一，位于陣列基板的最上側(cè)，與第一柵極線耦接的對應(yīng)像素電路位于第二柵極線的下側(cè)，除第一柵極線之外，其余列向設(shè)置的信號線均為第二柵極線，且所有的第二柵極線均位于與其耦接的對應(yīng)像素電路的下側(cè)。

可選的是，像素電路包括多晶硅層，多晶硅層通過過孔與信號線耦接。

可選的是，可選的是，多晶硅層為低溫多晶硅。

前述陣列基板實施例中對相應(yīng)名詞、句子含義的解釋均可用于本實施例，在此不再贅述。

需要說明的是，顯示設(shè)備實施例由于與陣列基板實施例基于同一構(gòu)思，其帶來的技術(shù)效果與本發(fā)明實施例相同，具體內(nèi)容可參見陣列基板實施例中的敘述，不再贅述。

需要說明的是，本發(fā)明所有實施例中涉及“第一”、“第二”等詞，例如第一數(shù)據(jù)線、第二數(shù)據(jù)線等在此僅為表述和指代的方便，并不意味著在本發(fā)明的具體實現(xiàn)方式中一定會有與之對應(yīng)的第一數(shù)據(jù)線和第二數(shù)據(jù)線。

以上所述僅為結(jié)合具體的實施例對本發(fā)明原理及實施方式所作的進一步詳細說明，不能認定本發(fā)明的具體實施只局限于這些說明，只是用于幫助理解本發(fā)明的方法及其核心思想；同時，對于本發(fā)明所屬技術(shù)領(lǐng)域的普通技術(shù)人員而言，在不脫離本發(fā)明構(gòu)思的前提下，凡是利用本發(fā)明說明書及附圖內(nèi)容所作的等效結(jié)構(gòu)或等效流程變換，或直接或間接運用在其他相關(guān)的技術(shù)領(lǐng)域，都應(yīng)當視為屬于本發(fā)明的專利保護范圍。