本發(fā)明涉及集成電路領(lǐng)域，更具體地，涉及一種基于模擬開關(guān)電路實現(xiàn)FPGA器件的測試系統(tǒng)及方法。

背景技術(shù)：

集成電路的分類方法很多，按照功能可分為存儲器（Memory），微處理器(CPU)，定制電路（ASICs）和可編程邏輯器件。可編程邏輯器件又可分為SPLD，CPLD，F(xiàn)PGA，其中FPGA如今已成為主流；以下采用FPGA來稱呼可編程邏輯器件。

FPAG 晶片是一種可以在上電之后再把需要的控制程式輸入的晶片，它不是固定的電路，而是一種可以視需要而改變功能的晶片，它的功能可以隨著輸入的數(shù)據(jù)而改變。

FPGA從存儲編程數(shù)據(jù)的特性來講分為易失性FPGA和非易失性FPGA兩種。易失性FPGA通常采用SRAM存儲器來存放編程數(shù)據(jù)流文件。在器件上電時，一般要由外部CPU編程，或者自動由外部的非易失性存儲器中加載編程數(shù)據(jù)流文件。而非易失性FPGA由于自身存儲器中已保留編程數(shù)據(jù)流文件，上電后即可進入工作狀態(tài)。

最近市場上出現(xiàn)一種新型的非易失性存儲器，同目前主流的閃存非易失性存儲器相比，該非易失性存儲器有著低生產(chǎn)成本的巨大優(yōu)勢，但同時也存在對使用的要求的提高，其中較為突出的是要對該非易失性存儲器提供精準的參照電流及電壓?，F(xiàn)有提供精準的參照電流及電壓的方案是設(shè)計精準的Bandgap Reference電路（帶隙基準電路）。然而，目前最先進的晶圓工藝對電阻的絕對值控制也常常有+/-25%以上的變化。要達到新型的非易失性存儲器的精度要求，從已有的技術(shù)中來看，只有兩種方案才能勝任：

一種是使用片外精確電阻來設(shè)置偏置電流。市場上可購得的金屬電阻精度通?？梢赃_到1%的精度，成本低廉。因此，這是個不錯的選擇。然而，這就需要占用一個IO管腳來接外置的電阻，在小封裝的FPGA應(yīng)用中成為問題。

二是采用校準電路的技術(shù)，在生產(chǎn)測試時對器件進行較準，達到新型的非易失性存儲器的精度要求。此種解決方案的一個前提條件是要有片上的非易失性存儲器來存儲較驗的結(jié)果。對于這種新型的非易失性存儲器來講，剛好合適。

在采用第二種校準方案時，一般所面臨的問題是對器件進行較準，需要片上非易失存儲器正常工作；而片上非易失存儲器正常工作需要對片上Bandgap進行較準。而這是個典型的“是雞先生蛋，還是蛋先生雞”的兩難局面。

技術(shù)實現(xiàn)要素：

為了解決上述現(xiàn)有技術(shù)提出的問題，本發(fā)明首先提出一種基于模擬開關(guān)電路實現(xiàn)FPGA器件的測試系統(tǒng)，解決了對器件進行較準，需要片上非易失存儲器正常工作；而片上非易失存儲器正常工作需要對片上Bandgap Reference進行較準的兩難問題。

本發(fā)明還提出一種基于模擬開關(guān)電路實現(xiàn)FPGA器件的測試方法，解決了對器件進行較準，需要片上非易失存儲器正常工作；而片上非易失存儲器正常工作需要對片上Bandgap Reference進行較準的兩難問題。

為了實現(xiàn)上述目的，本發(fā)明的技術(shù)方案為：

一種基于模擬開關(guān)電路實現(xiàn)FPGA器件的測試系統(tǒng)，包括：非易失性存儲器、編程控制器、帶隙基準電路以及三端口模擬開關(guān)電路，該三端口模擬開關(guān)電路的第一端口接帶隙基準電路的輸出電路端口，第二端口接雙向測試接口，第三端口接非易失性存儲器的輸入端口；所述編程控制器分別與非易失性存儲器、帶隙基準電路和三端口模擬開關(guān)電路連接，且該編程控制器還與I/O 接口連接。

上述編程控制器能夠通過I/O接口接受外部的編程數(shù)據(jù)，也可以對非易失存儲器進行編程寫操作，還能夠?qū)痘鶞孰娐愤M行寫操作(電流調(diào)節(jié))；以及能夠?qū)θ丝谀M開關(guān)電路進行控制。上述測試接口是對接外部測試儀器的，是雙向電路。因此既可以監(jiān)測片上Bandgap Reference（帶隙基準電路）的輸出電流，電壓，又可以輸出精確的電流，電壓。

采用上述測試系統(tǒng)，外部測試儀器接在測試接口，可以通過三端口模擬開關(guān)電路的第一端口測出帶隙基準電路的輸出電流，并比較測得結(jié)果與目標值的差距，再通過編程控制器進行處理，以對帶隙基準電路進行校正，直到測得結(jié)果滿意為止。此時帶隙基準電路可以轉(zhuǎn)到正常工作狀態(tài)，同時將滿意的校準結(jié)果數(shù)據(jù)寫入非易失性的存儲器并儲存；編程控制器在上電時會將滿意的校準結(jié)果從非易失性存儲器中讀取出來，再輸入給隙基準電路，使隙基準電路的輸出得到校準。

在非易失性存儲器初始化及測試狀態(tài)，外部測試儀器接在測試接口，可以通過三端口模擬開關(guān)電路的第二端口向非易失存儲器直接提供精準的電流、電壓，使得非易失性存儲器在最佳狀態(tài)下完成初始化及測試。此項工作可以不依靠片上的Bandgap Reference，通常此任務(wù)可在Bandgap Reference校正工作之前完成。

最后，在FPGA器件正常工作狀態(tài)，Bandgap Reference已經(jīng)得到校正，且非易失性存儲器在Bandgap Reference的輸出電流、電壓下正常工作。

優(yōu)選的，所述帶隙基準電路包括有帶隙基準核心模塊，電流選擇模塊，電流加法模塊和控制模塊。所述帶隙基準核心模塊產(chǎn)生基準電壓和多路不同數(shù)值的基準電流，所述電流選擇模塊受控制模塊控制選擇零路或一路或多路基準電流，所述電流加法模塊用于對被選擇的零路或一路或多路基準電流進行求和產(chǎn)生滿足精度要求的偏置電流，從而實現(xiàn)對帶隙基準電路的輸出電流進行調(diào)整。所述控制模塊與控制器連接，且該控制模塊用于選擇零路或一路或多路基準電流。

控制模塊為一組專用寄存器或數(shù)據(jù)流文件存儲器。

優(yōu)選的，所述三端口模擬開關(guān)電路包括三個模擬信號開關(guān)，所述三端口模擬開關(guān)電路包括三個模擬信號開關(guān)，各個模擬信號開關(guān)均是通過開關(guān)控制模塊單獨控制；開關(guān)控制模塊與編程控制器通信并受其控制。

通過三端口模擬開關(guān)電路的電壓、電流不斷的變化，當(dāng)模擬信號開關(guān)斷開時，其兩端之間為高阻狀態(tài)；模擬信號開關(guān)閉合時，兩端接通。

開關(guān)控制模塊可以是一組專用寄存器，也可以是數(shù)據(jù)流文件存儲器。

一種應(yīng)用于測試系統(tǒng)的方法，具體為：

外部測試儀器接在測試接口，通過三端口模擬開關(guān)電路的第一端口測出帶隙基準電路的輸出電流，并比較測得結(jié)果與目標值的差距，再通過編程控制器進行處理，以對帶隙基準電路進行校正，直到測得結(jié)果滿意為止；此時帶隙基準電路轉(zhuǎn)到正常工作狀態(tài)，同時將滿意的校準結(jié)果數(shù)據(jù)寫入非易失性的存儲器并儲存；編程控制器在上電時會將滿意的校準結(jié)果從非易失性存儲器中讀取出來，再輸入給隙基準電路，使隙基準電路的輸出得到校準；

在非易失性存儲器初始化及測試狀態(tài)，外部測試儀器接在測試接口，通過三端口模擬開關(guān)電路的第二端口向非易失存儲器直接提供精準的電流、電壓，使得非易失性存儲器在最佳狀態(tài)下完成初始化及測試；

最后，在FPGA器件正常工作狀態(tài)，Bandgap Reference已經(jīng)得到校正，且非易失性存儲器在Bandgap Reference的輸出電流、電壓下正常工作。

與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果為：本發(fā)明解決了對FPGA器件進行較準，需要片上非易失存儲器正常工作。而片上非易失存儲器正常工作需要對片上Bandgap進行較準的兩難問題。通過三端口模擬開關(guān)電路引入了雙向的測試接口，從而可以單獨對Bandgap Reference和非易失存儲器進行測試和校正。在這些工作結(jié)束后，F(xiàn)PGA器件可進入正常工作狀態(tài)。

附圖說明

圖1為本測試系統(tǒng)的整體結(jié)構(gòu)框圖。

圖2為本發(fā)明的三端口的模擬開關(guān)電路示意圖。

圖3為模擬開關(guān)電路在測試校驗狀態(tài)示意圖。

圖4為模擬開關(guān)電路在非易失性存儲器初始化及測試狀態(tài)示意圖。

圖5為模擬開關(guān)電路在正常工作狀態(tài)示意圖。

圖6為Bandgap Reference結(jié)構(gòu)示意圖。

具體實施方式

下面結(jié)合附圖對本發(fā)明做進一步的描述，但本發(fā)明的實施方式并不限于此。

本發(fā)明所提出的測試系統(tǒng)中包括一個非易失性的存儲器、一個編程控制器和一個提供精準參照電流、電壓，使非易失性的存儲器能正常工作的Bandgap Reference，即帶隙基準電路。

測試系統(tǒng)還包括一個三端口的模擬開關(guān)電路，分別連接非易失性的存儲器的控制電流輸入端口、Bandgap Reference的輸出電流端口、及一個專門的雙向測試端口。見圖1。

編程控制器有以下多個功能：

1、通過外部I/O可以接受外部的編程數(shù)據(jù)

2、對非易失存儲器進行編程寫操作

3、對Bandgap Reference進行寫操作

4、對三端口的模擬開關(guān)電路進行控制

Bandgap Reference中含有控制模塊，可對Bandgap Reference的輸出電流、電壓進行調(diào)整?？刂颇K可以是一組專用寄存器，也可以是部分的數(shù)據(jù)流文件存儲器。

測試接口是對接外部測試儀器的，是雙向電路。因此既可以監(jiān)測片上Bandgap Reference的輸出電流，電壓，又可以輸出精確的電流，電壓。

三端口的模擬開關(guān)電路是模擬開關(guān)，模擬開關(guān)處的電壓、電流不斷變化。模擬開關(guān)的電路可以是一組專用寄存器，也可以是部分的數(shù)據(jù)流文件存儲器。

圖2展示了一個三端口的模擬開關(guān)電路。共有三個模擬信號開關(guān)。當(dāng)模擬信號開關(guān)斷開時，兩端之間為高阻狀態(tài)。模擬信號開關(guān)閉合時，兩端接通。三端口分別用了模擬信號開關(guān)；切分別接到Bandgap Reference，非易失性存儲器和測試接口。雖然每個模擬信號開關(guān)都是雙向的，在這種聯(lián)接狀態(tài)下，如圖2所示，Bandgap Reference是輸出端，非易失性存儲器是輸入端，而測試接口是雙向。每個模擬信號開關(guān)均是通過開關(guān)控制模塊單獨控制。開關(guān)控制模塊與編程控制器通信并受其控制。下面會討論一下具體的工作方式。

圖3展示了模擬開關(guān)電路工作在測試校驗狀態(tài)。

在測試校驗狀態(tài)，測試儀器可以測出片上的Bandgap Reference輸出電流。根據(jù)測得結(jié)果與目標值得差距，通過編程控制器，對bandgap Reference進行校正，直到結(jié)果滿意為止。此時非易失存儲器可以轉(zhuǎn)到正常工作狀態(tài)，將數(shù)據(jù)寫入非易失存儲器中。

圖4展示了模擬開關(guān)電路工作在非易失性存儲器初始化及測試狀態(tài)。

在非易失性存儲器初始化及測試狀態(tài)，測試儀器可通過測試端口向非易失存儲器直接提供精準的電流、電壓，使得非易失性存儲器在最佳狀態(tài)下完成初始化及測試。此項工作可以不依靠片上的Bandgap Reference。通常此任務(wù)可在Bandgap Reference校正工作之前完成。

圖5展示了模擬開關(guān)電路工作在FPGA器件正常工作狀態(tài)

在FPGA器件正常工作狀態(tài)，Bandgap已經(jīng)得到校正，非易失性存儲器在Bandgap的輸出電流、電壓下正常工作。

圖6給出了帶隙基準電路的結(jié)構(gòu)圖，帶隙基準電路包括有帶隙基準核心模塊，電流選擇模塊，加法模塊和控制模塊，帶隙基準核心模塊產(chǎn)生基準電壓和多路不同數(shù)值的基準電流，電流選擇模塊受控制模塊控制選擇零路或一路或多路基準電流，電流加法模塊用于對被選擇的零路或一路或多路基準電流進行求和產(chǎn)生滿足精度要求的偏置電流，從而實現(xiàn)對帶隙基準電路的輸出電流進行調(diào)整?？刂颇K與控制器連接，且該控制模塊用于選擇零路或一路或多路基準電流。

以上所述的本發(fā)明的實施方式，并不構(gòu)成對本發(fā)明保護范圍的限定。任何在本發(fā)明的精神原則之內(nèi)所作出的修改、等同替換和改進等，均應(yīng)包含在本發(fā)明的權(quán)利要求保護范圍之內(nèi)。