本發(fā)明涉及非易失性存儲單元結構以及用于提供用于嵌入有邏輯電路的非易失性存儲單元結構并且與先進半導體制造工藝可兼容的方法。

背景技術：
用于電子電路并且尤其用于在半導體工藝中被制造為集成電路的電子電路的當前一般要求是存儲器存儲元件的陣列。這些元件可以設置為非易失性存儲(NVM)單元。在傳統(tǒng)NVM結構中，可以使用FLASH存儲器。然而，例如，除了用于邏輯電路的先進半導體工藝之外，F(xiàn)LASH存儲器的使用還要求半導體工藝步驟。FLASH單元要求昂貴的工藝步驟。最近，已經(jīng)開發(fā)出邏輯可兼容NVM單元。這些邏輯可兼容存儲單元中的一些使用浮置柵極，其中，浮置柵極使用邏輯工藝的柵電極材料和柵極氧化物形成。當用于半導體工藝的工藝節(jié)點繼續(xù)按比例縮小到較小特征尺寸時，柵極氧化物厚度(Tox)也減小到不可靠地制造的可靠浮置柵極單元的點。來自存儲的捕捉電荷的泄漏電流可能導致不可操作或不可靠的存儲單元；即，浮置柵極單元由于泄漏可能存在誤差。使用側壁存儲的NVM單元正被使用。在這些單元中，例如，在單元形式的側壁電介質(zhì)中提供電荷捕捉層，單元包括諸如PMOS或NMOS晶體管的MOS晶體管。通過使用溝道熱電子(CHE)對單元“進行編程”，可以在側壁上的電荷捕捉電介質(zhì)中捕捉電子。然而，當單個側壁存儲區(qū)用于以“每位一個單元”布置來存儲位信息時，很難獲得可靠操作。觀察用于單元的編程和未編程電流的改變。這些改變使得難以進行可靠操作。在另一種已知方法中，通過使用兩個單元以“每位兩個單元”結構存儲一位信息來解決這些可靠性問題。這些可以被稱為“2T”單元。在該方法中，一個單元存儲期望數(shù)據(jù)，并且另一個單元以互補形式存儲期望數(shù)據(jù)，即，“位”和“位條(bitbar，也稱反相位)”。通過使用兩條獨立位線在讀取循環(huán)期間從這些單元讀取數(shù)據(jù)，可以通過簡單地比較位線和位條位線上的電流(或相應電壓)來獲得自參考數(shù)據(jù)值。由于對兩個單元中的一個進行編程并且對另一個未編程，所以編程和未編程狀態(tài)表示所存儲的邏輯“0”和所存儲的邏輯“1”，兩個電流不同并且可以容易地進行比較，并且可以獲得非常快速的讀取。然而，使用每位兩個單元有效地加倍存儲數(shù)據(jù)所需的單元陣列尺寸。這些單元被認為是“2T”單元，并且當與每位一個單元或“1T”布置(每位一個晶體管)進行比較時，要求每位面積的約兩倍。需要在為邏輯工藝可兼容的非易失性存儲器存儲單元的可靠性和密度方面進行改進；即，需要可以在先進半導體工藝中嵌入有邏輯電路的集成電路上制造的非易失性存儲單元，而不需要附加步驟或昂貴工藝步驟。

技術實現(xiàn)要素：
為了解決現(xiàn)有技術中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種裝置，包括：非易失性存儲單元的陣列，形成在半導體襯底的一部分中，包括：第一存儲單元，具有均用于存儲對應于數(shù)據(jù)位的被捕捉電荷的第一位單元和第二位單元；第二存儲單元，具有均用于存儲對應于數(shù)據(jù)位的被捕捉電荷的第三位單元和第四位單元；字線，被耦合以將電壓提供給所述第一存儲單元和所述第二存儲單元的柵極端；以及列復用器，耦合至多條列線，所選擇的列線耦合至所述第一存儲單元和所述第二存儲單元的第一源極/漏極端以及耦合至所述第一存儲單元和所述第二存儲單元的第二源極/漏極端，所述列復用器被耦合以接收用于存儲在所述非易失性存儲單元中的數(shù)據(jù)和互補數(shù)據(jù)，所述列復用器將電壓耦合至與對應于所述數(shù)據(jù)的所述第一存儲單元連接的一條列線并且將電壓耦合至與對應于所述互補數(shù)據(jù)的所述第二存儲單元連接的一條列線。在該裝置中，所述第一存儲單元和所述第二存儲單元中均包括MOS晶體管。在該裝置中，所述第一位單元、所述第二位單元、所述第三位單元和所述第四位單元都包括所述MOS晶體管的側壁存儲單元。在該裝置中，所述第一位單元和所述第二位單元包括第一MOS晶體管的側壁存儲區(qū)，并且所述第三位單元和所述第四位單元包括第二MOS晶體管的側壁存儲區(qū)。在該裝置中，所述側壁存儲單元包括氮化物層。在該裝置中，所述側壁存儲單元包括氧化物-氮化物-氧化物層。在該裝置中，所述列復用器將選擇線電壓提供給由所述第一位單元和所述第二存儲單元共享的列線。在該裝置中，存儲單元的陣列包括多個存儲單元，所述多個存儲單元被布置為行和列，并且沿著行耦合至字線以及沿著列耦合至所述列線。在該裝置中，所述半導體襯底進一步包括邏輯電路。在該裝置中，所述邏輯電路耦合至存儲單元的陣列。根據(jù)本發(fā)明的另一方面，提供了一種方法，包括：在半導體襯底上形成非易失性存儲單元的陣列，所述非易失性存儲單元的陣列沿著字線布置為行并且沿著列線布置為列，每個非易失性存儲單元都具有耦合至所述字線中的一條的柵極端、耦合至所述列線中的一條的第一源極/漏極端以及耦合至所述列線中的另一條的第二源極/漏極端，并且所述非易失性存儲單元中的每一個都具有形成用于存儲位的第一位單元和第二位單元的第一側壁存儲區(qū)和第二側壁存儲區(qū)；提供耦合至所述列線的列復用器，所述列復用器在對應于數(shù)據(jù)輸入的邏輯狀態(tài)的所述列線中的選定一條上提供第一電壓，在對應于互補數(shù)據(jù)輸入的邏輯狀態(tài)的所述列線中的選定另一條上提供第二電壓，并且在所述列線中的第三條上提供編程選擇電壓，至少第一非易失性存儲單元和第二非易失性存儲單元中的每個都耦合至在所述第一源極/漏極端處的所述編程選擇電壓，所述第一存儲單元在所述第一存儲單元的所述第二源極/漏極端處接收所述第一電壓，并且所述第二存儲單元在所述第二存儲單元的所述第二源極/漏極端處接收所述第二電壓；以及在耦合至所述第一非易失性存儲單元和所述第二非易失性存儲單元的選定行的字線上提供編程電壓；其中，所述第一存儲單元接收所述字線上的所述編程電壓并在第一位單元中存儲對應于所述數(shù)據(jù)的所述邏輯狀態(tài)的電荷，并且所述第二存儲單元接收所述字線上所述編程電壓并在第二位單元中存儲對應于所述互補數(shù)據(jù)的所述邏輯狀態(tài)的電荷。在該方法中，存儲電荷包括：通過溝道熱電子編程存儲電荷。在該方法中，形成所述非易失性存儲單元的陣列進一步包括：在所述半導體襯底上形成均具有側壁存儲區(qū)的MOS晶體管。在該方法中，形成所述MOS晶體管進一步包括：在所述MOS晶體管的側壁中形成氮化物電荷捕捉區(qū)。在該方法中，形成所述MOS晶體管進一步包括：在所述MOS晶體管的側壁中形成氧化物-氮化物-氧化物電荷捕捉區(qū)。該方法進一步包括：在選定行的字線上提供低電壓并且在耦合至所述第一存儲單元和所述第二存儲單元的每條列線上提供高電壓，其中，通過熱空穴注入擦除所述第一存儲單元和所述第二存儲單元的位單元。根據(jù)本發(fā)明的又一方面，提供了一種方法，包括：在半導體襯底上形成沿著字線布置為行且沿著列線布置為列的非易失性存儲單元的陣列，所述非易失性存儲單元中的每一個都具有耦合至所述字線中的一條的柵極端、耦合至所述列線中的一條的第一源極/漏極端以及耦合至所述列線中的另一條的第二源極/漏極端，所述非易失性存儲單元中的每一個都具有形成用于存儲位的第一位單元和第二位單元的第一側壁存儲區(qū)和第二側壁存儲區(qū)；在包括第一存儲單元和第二存儲單元的選定存儲單元行的字線上提供讀取電壓，并且在耦合至所述第一存儲單元和所述第二存儲單元的一條或多條列線上提供選擇電壓；以及提供耦合至所述列線的列復用器，所述列復用器在對應于存儲在所述第一存儲單元中的所存儲第一位的邏輯狀態(tài)的選定一條列線上接收第一電流，所述列復用器在對應于存儲在所述第二存儲單元中的互補存儲位的邏輯狀態(tài)的選定另一條列線上接收第二電流。在該方法中，提供所述列復用器進一步包括：提供被耦合以在對應的列線上接收所述第一電流和所述第二電流的比較器，并且輸出對應于存儲數(shù)據(jù)位的數(shù)據(jù)位。在該方法中，提供所述非易失性存儲單元的陣列進一步包括：在所述半導體襯底上提供均具有側壁存儲區(qū)的MOS晶體管。在該方法中，所述側壁存儲區(qū)進一步包括位于形成位單元的所述側壁存儲區(qū)中的氮化物電荷捕捉區(qū)。附圖說明為了更完整地理解本發(fā)明及其優(yōu)點，現(xiàn)在將結合附圖作進行的以下描述作為參考，其中：圖1示出了在橫截面圖中的存儲單元實施例；圖2示出在橫截面中的圖1的實施例并且示出編程操作；圖3示出存儲單元實施例的電路示意圖；圖4示出存儲單元陣列實施例的電路示意圖；圖5示出存儲單元陣列實施例的編程操作的電路示意圖；圖6示出存儲單元陣列實施例的讀取操作的電路示意圖；圖7示出存儲單元陣列實施例的擦除操作的電路示意圖；圖8示出用于存儲單元陣列實施例的可選布置的電路示意圖；圖9示出方法實施例的流程圖；以及圖10示出集成電路實施例的平面圖。圖、示意圖和附圖是示例性的并且不用于進行限定，但是本發(fā)明的實施例的實例被簡化用于說明目的，并且不按比例繪制。具體實施方式以下詳細地論述本優(yōu)選實施例的制造和使用。然而，應該理解，本發(fā)明提供許多可以各種具體環(huán)境中實現(xiàn)的可應用發(fā)明思想。所論述的特定實例僅示出制造和使用本實施例的特定方式，并且沒有限定實施例或所附權利要求的范圍。圖1示出典型MOS晶體管型硅-氧化物-氮化物-氧化物-硅(SONOS)單元11的橫截面圖作為非限制性實例。在該實例中，單元11使用側壁存儲區(qū)。在形成在半導體襯底20上方的柵極介電層15上方形成柵電極13。半導體襯底可以由體硅、砷化鎵、鍺、硅鍺或用于集成電路的其他半導體材料形成。在襯底20中的溝道區(qū)19的任一側上示出源極/漏極區(qū)17。源極/漏極區(qū)17通常通過摻雜材料的離子注入形成并且可以通過使用熱擴散進一步形成?？梢允褂脰艠O結構或柵極結構上的隔離結構自對準這些源極/漏極區(qū)17。偽隔離件可以用于對準注入。在柵電極13和柵極介電層15的任一側上，側壁可以由第一介電層23、第二介電層25、以及最終介電層27形成。這些層通常由不同介電材料形成，以允許選擇性蝕刻工藝使材料成型。在一個實例中，第一介電層23可以是諸如SiO2的氧化物，其可以被形成為TEOS、SOG或其他。然后，形成諸如氮化硅25的氮化物層。這可以通過CVD工藝形成。形成最終氮化物層27以完成現(xiàn)在是ONO層的側壁。如已知的，由氧化物包圍的氮化物層(O-N-O)可以用作電荷捕捉層，并且可以存儲電荷。從而，單元11中的MOS晶體管的側壁可以存儲改變單元11的操作的電荷，并且該存儲的電荷可以對應于數(shù)據(jù)位。因為源極和漏極區(qū)在物理上對稱，所以可以通過源極/漏極和柵極電壓操作單元11，從而導致一個源極/漏極區(qū)用作“源極”區(qū)，以及另一個用作“漏極”區(qū)，并且通過反轉電壓和操作，可以翻轉單元，以導致第一源極/漏極區(qū)為“漏極”，并且第二源極/漏極區(qū)為“源極”；以這種方式，可以在獨立操作中編程、讀取和擦除兩個側壁存儲區(qū)。雖然示出形成為平面MOS晶體管的MOS晶體管存儲單元11，但是可以使用其他類型的晶體管存儲單元，諸如，finFET晶體管。而且，半導體襯底20可以使用在絕緣體上生長的半導體材料層來實現(xiàn)，諸如，硅外延層或硅鍺外延層。因此，可以在襯底上方的垂直層中布置存儲單元11。這些布置形成這里所示的平面晶體管實例的可選實施例。圖2示出在編程操作中的圖1的存儲單元11。圖1的參考數(shù)字再次用于相同元件。在圖2中，示出溝道熱電子(CHE)編程，通過在溝道區(qū)中引入電子并且將電子存儲在圖2的單元11的側壁中示出。在CHE編程中，將低或地電壓設置在存儲單元晶體管的“源極”上。將編程電壓設置在柵極上，例如，這可以是相對高電壓，諸如7伏。電壓設置在從源極吸引電子的“漏極”區(qū)上。在一個實例中，該電壓可以約為3.5伏，但是可以使用較高和較低電壓。當電子穿過溝道時，柵極和漏極上的電勢足夠強以導致一些電子(被稱為“熱”電子)“跳過”薄氧化物層23進入鄰近漏極區(qū)的側壁存儲區(qū)的氮化物層25中。這些溝道熱電子被捕捉并且改變存儲單元11的閾值電壓(Vt)。通過增加閾值電壓Vt，對在側壁區(qū)中形成的位單元在“斷開”狀態(tài)下進行編程用于設置在柵極上的給定讀取電壓?？梢詫⒃摼幊虪顟B(tài)視為是邏輯“0”狀態(tài)。(可選地，可以視為邏輯“1”狀態(tài))。因為當從柵極處的字線(未示出，但是以下描述)接收中間電平讀取電壓Vg時不產(chǎn)生具有較高Vt的單元，所以單元存儲對應于邏輯“0”的位。如上所述，通過反轉“源極”和“漏極”電壓，可以操作單元11，以將電荷存儲在兩個側壁上的位單元中。在該情況下，每個存儲單元11都可以在兩個位單元中存儲兩位。然而，在實際應用中，減小了來自傳統(tǒng)“每單元兩位”存儲器陣列的位讀取的可靠性。與先前方法相反，在本申請的實施例中，通過存儲真實數(shù)據(jù)位(truedatabit)以及互補數(shù)據(jù)位來增加可靠性。而且，在實施例中，在寫入操作期間同時對真實數(shù)據(jù)位和互補數(shù)據(jù)位進行編程，并且將真實數(shù)據(jù)位和互補數(shù)據(jù)位存儲在兩個不同存儲單元的側壁位單元中。在一個示例性實施例中，寫入操作開始于擦除操作。用于要存儲的每位，即，通過用于真實和互補存儲節(jié)點的低閾值電壓擦除選定單元進入擦除狀態(tài)。編程操作完成寫入操作。在該操作中，對兩個存儲節(jié)點中的一個進行編程，以具有高閾值電壓，而其他存儲節(jié)點保持在擦除狀態(tài)(具有低閾值電壓)。通過進行存儲的數(shù)據(jù)來確定進行編程的節(jié)點，即，真實數(shù)據(jù)是“0”還是“1”邏輯值。注意，被用于表示所存儲的邏輯“0”或邏輯“1”的高或低閾值電壓節(jié)點的選擇在某種程度上是任意的，并且在可選實施例中，可以在沒有困難的情況下反轉選擇用于邏輯電平的閾值電壓。可以添加反相器電路，以提供需要用于給定邏輯值的電壓電平。以這種方式，兩個存儲位還可以同時被讀取并且簡單地進行比較，以提供“自參考”讀取操作。即，讀取操作不需要額定參考電壓或參考電流。從存儲密度的觀點看，在實施例中，每位和互補位存儲在“1/2T”單元中，使得每個存儲的數(shù)據(jù)都僅需要用于存儲的“1T”單元。然后，每個單元的剩余一半可用于存儲另一位或其互補位。通過可靠操作獲得“1T”密度的高密度存儲。在電學上，在讀取操作期間讀取兩個單元，所以從電學觀點看，存儲是“每位兩個單元”；從而增加可靠性和性能。為了擦除存儲單元11，可以使用能帶間熱空穴(BTBHH)注入。通過在柵極上提供低或甚至負電壓，并且在漏極區(qū)處提供高電壓，空穴可以注入到側壁存儲區(qū)的位單元中。然后，這些空穴與任何被捕捉電子形成電子-空穴對，因此擦除任何存儲的電荷。該擦除操作將單元的閾值電壓Vt降低回到其擦除狀態(tài)；并且當讀取電壓設置在柵極上時，存儲單元11中的晶體管將“導通”并且從漏極至源極導電，并且電流流過。這對應于邏輯“1”狀態(tài)。單元可以基于陣列或寬行被擦除。與在FLASH型存儲器件中進行的擦除相同，可以進行一次擦除多個單元用于較高布局密度(需要較少連接)并且增加布局密度，和簡化行線和列線解碼和布線電路。存在多種選擇，諸如通過行、通過列、通過子陣列等擦除，從而形成可選實施例。圖3示出了在晶體管M1的側壁區(qū)中具有兩個位單元存儲區(qū)BC0和BC1的側壁存儲單元31的示意圖。該側壁存儲單元示出以上圖1和圖2中的存儲單元11的示意性連接。字線WL耦合至存儲單元31的柵極端子。標記為SL/BL0的選擇或位線耦合至晶體管M1的BC0側上的源極/漏極端子。標記為SL/BL1的第二選擇或位線耦合至BC1側上的晶體管M1的源極/漏極端子。通過以適當方式操作SL/BL線SL/BL0和SL/BL1，可以對側壁存儲單元BC0和BC1進行編程、讀取和擦除。通過將合適電壓設置在柵極和SL/BL線上，可以通過確定是否對位單元BC0或BC1進行編程來“讀取”側壁存儲器BC0或BC1。可以通過將中間電平柵極電壓設置在字線WL上，將合適地或低電壓設置在對應“源極”(根據(jù)正讀取哪個位單元選擇的源極/漏極區(qū))上并且將額定位線電壓設置在“漏極”(不是用于特定操作的“源極”的選定源極/漏極區(qū)是“漏極”)上來實施讀取操作。在一個實例中，如果從漏極到源極的電流Id在讀取操作期間流動，則沒有對選定位單元進行編程(低Vt)，并且存儲邏輯“1”。例如，如果在讀取操作期間，漏極到源極電流不流動，則對特定位單元進行編程(高Vt)，并且存儲邏輯“0”。在這些實例中，位單元被“截止”。圖4示出布置為行和列的上述存儲單元31的陣列41的布局圖。在該非限制性實例中，每行都具有在從0到n-1列中的多個單元“n”，并且類似地，每列都具有在行中的多個單元“n”。每個存儲單元31都具有兩個位單元并且從而可以存儲兩位數(shù)據(jù)。在實施例中，存儲單元在一個側壁存儲位單元上存儲位，并且在另一個側壁存儲位單元上存儲不同位，但是來自一個編程循環(huán)的真實和互補數(shù)據(jù)位被存儲在兩個不同存儲單元的側壁存儲位單元中。如以下將進一步描述的，當讀取數(shù)據(jù)位時，從側壁存儲單元訪問這兩個互補存儲位。在圖4所示，列被任意標記為SL/BL0...SL/BLn-1。用于所示標記的原因在于，在一些操作中，列線接收“選擇”電壓，例如，用于源極或漏極端子的電壓SL。在其他操作中，列線在例如讀取中接收數(shù)據(jù)電壓，用于線BL或BL_的標準位線電壓Vb。位線用于將數(shù)據(jù)傳送至單元并且從單元接收數(shù)據(jù)。由于單元31中的每個都具有兩個存儲區(qū)，所以在兩個側壁區(qū)中的每個中，可以在功能上反轉位線和選擇線以存儲兩個位單元中的第一個并且然后存取另一個，一個位單元位于每個存儲單元31的側壁存儲區(qū)的每個中。圖5示出編程操作或“寫入”循環(huán)中的圖4的陣列41。將要寫入的數(shù)據(jù)作為真實和互補數(shù)據(jù)分別提供給輸入緩沖器45和43。列多路選擇器51通過在解碼器中接收的列地址位(未示出)將用于將在循環(huán)中使用的位單元的列地址進行解碼。在該實例中，選擇位單元47和49以將互補數(shù)據(jù)位存儲在存儲器存儲單元57和59的一半中。高電壓“HV”設置在用于編程操作的兩個存儲單元57、59之間公用的一條列線上。該列線在圖5中被標記為“SL”。SL線耦合至用于對每個存儲單元57和59編程的“漏極”。這些存儲單元還位于相同行上，并且被標記為“Vpwl(HV)”的高編程字線電壓設置在耦合至存儲單元57和59的柵極的字線上。以這種方式，選擇用于操作的兩個存儲單元57和59。寫入兩條位線，一個為邏輯“1”(未編程)并且一個為邏輯“0”(被編程)。兩個位單元47、49中的哪一個被編程為邏輯“0”(例如，高Vt)和哪一個被編程為邏輯“1”(低Vt)取決于正被寫入的特定數(shù)據(jù)。在該實例中，標記為“Data”的輸入數(shù)據(jù)通過緩沖器45耦合至標記為“BL”的選定列線和存儲單元59中的位單元49。如果數(shù)據(jù)是邏輯“1”，則數(shù)據(jù)緩沖器45在位線BL上輸出邏輯高位線電壓“Vbp”，并且相應列線接收高電壓“HV”。在該情況下，在存儲單元59中的晶體管的“源極”和“漏極”上存在高電壓HV，并且不存在電勢差，所以沒有電流在溝道中流動。在該情況下，不進行編程。從而，位單元49存儲邏輯“1”，對應于數(shù)據(jù)位的邏輯值“1”。相比之下，在相同實例中，數(shù)據(jù)緩沖器43接收邏輯值Data_，其在該實例中對應于邏輯“0”，并且輸出例如0V的低電壓信號。標記為“BL_”的相應列線耦合至存儲單元57，然后，存儲單元接收低電壓“LV”。該列線耦合至存儲單元57的源極。從而，存儲單元57中的晶體管在“源極”處具有低電壓，在柵極上具有高電壓HV，并且在“漏極”上具有高電壓HV，從而溝道熱電子從源極流到漏極，并且對位單元47進行編程。位單元47被編程，并且位單元47存儲邏輯“0”。在圖5中，還使用括號中所示的電壓示出相反數(shù)據(jù)寫入實例，示出Data是邏輯“0”和Data_是邏輯“1”的編程循環(huán)。在這種情況下，位單元49通過寫入操作進行編程，并且位單元47通過寫入操作保持未被編程。注意，可以修改圖5所示的特定列線連接，并且這些修改可以形成附加可選實施例。例如，單條“選擇”線的使用是用于操作陣列41的一種方法，但是在其他方法中，不同方案可以使用多條“選擇”線用于編程循環(huán)。以這種方式，具有在物理上不相鄰的位單元的存儲單元可以用于存儲兩位。例如，使用不同子陣列中的單元，代替鄰近和位于相同物理區(qū)域中的單元。實施例的使用包括將真實和互補位存儲在兩個不同存儲單元的位單元存儲區(qū)中，每個單元都能夠將兩位存儲在兩個位單元存儲區(qū)中。在本文中描述的實例示出可以是使用布置并且連接至存儲單元的方式，但是沒有讀取這些示意性實例以限制所附權利要求的實施例或范圍。在圖5中所示的編程操作期間，注意，“選擇”功能通過在存儲單元57和59之間共享的列線實施。這些單元在相同行中被布置成相互鄰近，使得當編程字線電壓“Vpwl”將高電壓設置在兩個存儲單元57和59的柵極端子上時，選擇單元行，剩余行具有處于“0”伏的字線并且不被選擇。然后，公共列線上的高電壓HV“選擇”用于編程的存儲單元57和59。其他列設置為額定電壓(Vbp)，所以用于那些器件的源極區(qū)和漏極區(qū)使得那些位單元不受影響。用于對存儲單元57和59編程的有效列線上的電壓對應于上述Data、Data_輸入的邏輯狀態(tài)，并且這些列線用作用于這種操作的“bit”和“bit_”線。圖6示出用于以上關于圖5描述的位單元的讀取循環(huán)。在圖6中，陣列41具有上述多個存儲器存儲單元31，每個存儲單元都具有兩個位單元用于在SONOS單元的側壁上的存儲。如圖5中所示，位單元47和49通過對應于被接收用于寫入的數(shù)據(jù)的邏輯值的位和互補位編程。在圖6中，通過被標記為“SL”的設置在兩個存儲單元57和59之間的列中的公共“源極”線上的0V的選擇線電壓來選擇包括位單元47、49的存儲單元57和59。響應于對列地址字段進行解碼(未示出)，通過列多路選擇器51從陣列41中的列中選擇該列線SL。標記為“Vrwl”的讀取字線電壓被設置在耦合至包括存儲單元57和59的單元的行的公共字線上。該讀取電壓Vrwl可以根據(jù)所使用的半導體工藝從電壓范圍內(nèi)進行選擇，但是被選擇為大于“低Vt”電壓并且小于“高Vt”電壓。選擇讀取字線電壓，使得具有存儲邏輯“1”的位單元(未編程)的存儲單元導通，而具有存儲邏輯“0”(被編程)的位單元的存儲單元不導通。可以根據(jù)工藝節(jié)點，和在器件中使用的邏輯電平電壓使用來自1至5伏的電壓。當字線將讀取電壓Vrwl設置在包括存儲單元57和59的行中的存儲單元的柵極上時，用于耦合至標記為BL和BL_的列線的存儲單元57和59的“漏極”節(jié)點還設置在額定位線電壓Vb處，其還可以是在1至5V之間的邏輯高電壓。當存儲邏輯“1”的未編程位單元(根據(jù)所存儲的數(shù)據(jù)值，其是47或49)響應于讀取電壓Vrwl導通時，可能稍微影響該電壓。這通過緊接如圖所示的電壓Vb的“～”符號指示。電流流經(jīng)未編程位單元的晶體管中(Ids電流)，并且從而在相應位線BL或BL_上的電壓Vb稍微改變。更重要的是，電流僅在兩個存儲單元57和59中的一個中流動。通過在比較器58處比較位線電流，可以容易地確定數(shù)據(jù)輸出值“0”或“1”。在該對位線B1、BL_上使用兩個互補數(shù)據(jù)位提供“自參考”數(shù)據(jù)，所以不需要參考電壓或參考電流。從而，在簡單電路中可靠地實現(xiàn)比較。數(shù)據(jù)輸出緩沖器58在讀取操作之后驅動輸出數(shù)據(jù)。圖7示出用于陣列41中的位單元的擦除操作的一個實施例。再次，陣列41具有布置為如以上圖4、圖5和圖6所示的行和列的多個存儲單元31。在擦除操作中，使用能帶間熱空穴(BTBHH)注入方法。將高電壓HV設置在列線上。用于擦除的選定字線(這里標記為WL)在字線上接收諸如0V的低電壓。沿著該選定行的單元被標記為61。相對于漏極區(qū)中的高電壓吸引熱空穴，并且將在側壁區(qū)中形成電子-空穴對，擦除所存儲的電荷并且使位單元47和49恢復到擦除狀態(tài)。圖8示出使用多個陣列中的單元以存儲真實和互補數(shù)據(jù)位的可選實施例。在圖8中，可以如上所述提供陣列41。該陣列可以將真實數(shù)據(jù)位存儲在存儲單元中的多個位單元中，如上所述，每個存儲單元在側壁存儲區(qū)中都具有兩個位單元。陣列41′是以與陣列41相同的方式形成的對稱陣列，并且將互補數(shù)據(jù)位存儲在存儲單元的多個位單元中，每個存儲單元在側壁存儲區(qū)中都具有兩個位單元。在圖8中，示出讀取操作。讀取電壓Vrwl被設置在陣列41和41′的每個中的字線WL和WL′上。用于每個陣列中的列的列選擇線SL和SL′設置在諸如“0”伏的低電壓處，使得在每個陣列41和41′中分別選擇字線WL和WL′與選擇線SL和SL′的交叉點處的存儲單元。讀取位單元47，該位單元包含在標記為BL的列線上輸出的真實數(shù)據(jù)，并且讀取互補位單元47′，并且在列線BL_上輸出互補數(shù)據(jù)。比較來自兩個單元的電流，以確定用于輸出的數(shù)據(jù)值DataOut。如上所述，基于對應于邏輯“0”或邏輯“1”的位單元中的存儲數(shù)據(jù)，選定的兩個互補存儲單元中的僅一個具有流動的漏極電流。其他布置是可能的。字線可以分段為子陣列部分，并且列可以以不同形式布置，其形成可選實施例。折疊和對角列和行線是可選的。實施例將真實和互補數(shù)據(jù)位存儲在一對存儲單元的1/2中，使得存儲數(shù)據(jù)位，通過使用在每個存儲單元中可用的兩個位單元之一來實現(xiàn)“1T”存儲密度。對兩個位單元進行編程，并且讀取兩個位單元以提供非常穩(wěn)定的性能。圖9示出方法實施例的流程圖。在圖9中，在步驟71中，接收用于在非易失性存儲器陣列中存儲的數(shù)據(jù)位。在步驟73中，將數(shù)據(jù)位的真實和互補形式輸入到用作位線的列線，每條位線都耦合至單元列的源極/漏極端子。在步驟75中，通過將行線編程電壓設置在耦合至單元行的字線上選擇行單元。選擇在有效行線和列線的交叉點處的兩個存儲單元中的每個。在步驟77中，選擇線電壓被設置在耦合至選定存儲單元的相對源極/漏極端子的列線上。以這種方式，在一對位單元中，選擇一對存儲單元內(nèi)的兩個位單元中的每個位單元。在步驟79中，根據(jù)數(shù)據(jù)邏輯狀態(tài)對位單元中的一個進行編程，并且另一個位單元保持未被編程。在步驟81中，通過選擇兩個存儲單元內(nèi)的兩個位單元并且將讀取字線電壓設置在耦合至每個存儲單元的行線上實施讀取。選擇電壓設置在耦合至兩個存儲單元中的每個的一條列線上，并且位線和互補位線耦合至耦合至兩個存儲單元中的每個的另一列。真實和互補數(shù)據(jù)被輸出在位線上并且進行比較。比較輸出對應于所存儲的數(shù)據(jù)的數(shù)據(jù)值。圖10示出包括如上耦合以形成電路的邏輯電路部分85和非易失性存儲器陣列41的集成電路87的框圖。例如，邏輯電路85可以是微處理器、諸如ARM內(nèi)核的RISC內(nèi)核、諸如數(shù)字信號處理器(DSP)的功能電路、模擬數(shù)字轉換器等。在一個實例中，集成電路87可以包括耦合至例如用于數(shù)據(jù)或程序存儲的非易失性存儲器的處理器或微處理器。因此存儲單元的實施例可以在邏輯半導體工藝中形成而沒有任何附加步驟或增加掩模，所以非易失性存儲器41可以嵌入有邏輯電路85，以在先進邏輯工藝中提供高集成電路。在一個實施例中，裝置包括形成在半導體襯底的一部分中的非易失性存儲單元的陣列，包括：第一存儲單元，具有每個都用于存儲對應于數(shù)據(jù)位的被捕捉電荷的第一位單元和第二位單元；具有每個都用于存儲對應于數(shù)據(jù)位的捕捉電荷的第三位單元和第四位單元；字線，被耦合以將電壓提供給第一存儲單元和第二存儲單元的柵極端子；以及列復用器，耦合至多條列線，列線中的選定一條耦合至第一存儲單元和第二存儲單元的第一源極/漏極端子并且耦合至第一存儲單元和第二存儲單元的第二源極/漏極端子，列復用器被耦合以接收用于在非易失性存儲單元中的存儲的數(shù)據(jù)和互補數(shù)據(jù)，列復用器將電壓耦合至連接至對應于數(shù)據(jù)的第一存儲單元的列線中的一條，并且將電壓耦合至連接至對應于互補數(shù)據(jù)的第二存儲單元的列線中的一條。在另一個實施例中，在以上裝置中，第一存儲單元和第二存儲單元中的每個都包括MOS晶體管。在又一個實施例中，在以上裝置中，第一位單元、第二位單元、第三位單元和第四位單元包括MOS晶體管的側壁存儲單元。在又一個實施例中，以上裝置的第一位單元和第二位單元包括第一MOS晶體管的側壁存儲區(qū)，并且第三位單元和第四位單元包括第二MOS晶體管的側壁存儲區(qū)。在又一個實施例中，側壁存儲單元包括氮化物層。在又一個實施例中，側壁存儲單元包括氧化物-氮化物-氧化物層。在以上裝置的又一個實施例中，列復用器將選擇線電壓提供給由第一存儲單元和第二存儲單元共享的列線。在又一個實施例中，存儲單元的陣列包括布置為行和列并且沿著行耦合至字線以及沿著列耦合至列線的多個存儲單元。在又一個實施例中，半導體襯底進一步包括邏輯電路。在另一個可選實施例中，在以上實施例中，邏輯電路耦合至存儲單元的陣列。在方法實施例中，方法包括：在半導體襯底上形成非易失性存儲單元的陣列，非易失性存儲單元的陣列沿著字線布置為行并且沿著列線布置為列，每個非易失性存儲單元都具有耦合至字線中的一條的柵極端子，耦合至列線中的一條的第一源極/漏極端子，并且耦合至列線中的另一條的第二源極/漏極端子，以及每個非易失性存儲單元都具有形成用于存儲位的第一位單元和第二位單元的第一側壁存儲區(qū)和第二側壁存儲區(qū)；提供耦合至列線的列復用器，列復用器在對應于數(shù)據(jù)輸入的邏輯狀態(tài)的選定一條列線上提供第一電壓，在對應于互補數(shù)據(jù)輸入的邏輯狀態(tài)的另一條選定列線上提供第二電壓，并且在列線中的第三條列線上提供編程選擇電壓，至少第一非易失性存儲單元和第二非易失性存儲單元中的每個在第一源極/漏極端子處耦合至編程選擇電壓，第一存儲單元在第一存儲單元的第二源極/漏極端子處接收第一電壓，并且第二存儲單元在第二存儲單元的第二源極/漏極端子處接收第二電壓；以及在耦合至第一非易失性存儲單元和第二非易失性存儲單元的選定行的字線上提供編程電壓；其中，第一存儲單元接收在字線上的編程電壓并且存儲對應于第一位單元中的數(shù)據(jù)的邏輯狀態(tài)的電荷，并且第二存儲單元接收在字線上的編程電壓并且存儲對應于第二位單元中的互補數(shù)據(jù)的邏輯狀態(tài)的電荷。在又一個實施例中，在以上方法中，存儲電荷包括通過溝道熱電子編程存儲電荷。在又一個實施例中，在以上方法中，形成非易失性存儲單元的陣列進一步包括：在半導體襯底上形成每個均具有側壁存儲區(qū)的MOS晶體管。在又一個實施例中，在以上方法中，形成MOS晶體管進一步包括：在MOS晶體管的側壁中形成氮化物電荷捕捉區(qū)。在又一個實施例中，在以上方法中，形成MOS晶體管進一步包括：在MOS晶體管的側壁中形成氧化物-氮化物-氧化物電荷捕捉區(qū)。在又一個實施例中，以上方法包括：在選定行的字線上提供低電壓，并且在耦合至第一存儲單元和第二存儲單元的每條列線上提供高電壓，其中，第一存儲單元和第二存儲單元的位單元通過熱空穴注入擦除。在另一個實施例中，方法包括：在半導體襯底上形成沿著字線布置為行并且沿著列線布置為列的非易失性存儲單元的陣列，非易失性存儲單元中的每個都具有耦合至字線中的一條的柵極端子、耦合至列線中的一條的第一源極/漏極端子、以及耦合至列線中的另一條的第二源極/漏極端子，每個非易失性存儲單元都具有形成用于存儲位的第一位單元和第二位單元的第一側壁存儲區(qū)和第二側壁存儲區(qū)；在包括第一存儲單元和第二存儲單元的存儲單元的選定行的字線上提供讀取電壓，并且在耦合至第一存儲單元和第二存儲單元的一條或多條列線上提供選擇電壓；以及提供耦合至列線的列復用器，列復用器在對應于在第一存儲單元中存儲的第一位的邏輯狀態(tài)的列線中的選定一條上接收第一電流，列復用器在對應于存儲在第二存儲單元中的互補存儲位的邏輯狀態(tài)的另一條選定列線中的一條上接收第二電流。在又一個實施例中，方法包括：提供被耦合以在各條列線上接收第一和第二電流的比較器，并且輸出對應于存儲數(shù)據(jù)位的數(shù)據(jù)位。在又一個實施例中，方法進一步包括：在每個都具有側壁存儲區(qū)的半導體襯底上提供MOS晶體管。在另一個方法實施例中，提供側壁存儲區(qū)包括在形成位單元的側壁存儲區(qū)中的氮化物電荷捕捉區(qū)。雖然已經(jīng)詳細地描述了本發(fā)明的典型實施例及其優(yōu)點，但是應該理解，可以在不脫離如所附權利要求限定的本發(fā)明的精神和范圍的情況下，在本文中作出多種改變、替換和更改。例如，本領域技術人員應該容易地理解，在保持在本發(fā)明的范圍內(nèi)的同時，方法可以改變。而且，本申請的范圍不旨在限于說明書中描述的方法和步驟的特定實施例。由于本領域技術人員根據(jù)本發(fā)明的本公開內(nèi)容可以很容易地理解，目前存在的或者今后開發(fā)的執(zhí)行與這里所述的相應實施例基本相同的功能或者完成與這里所述的相應實施例基本相同的結果的工藝或步驟可以根據(jù)本發(fā)明被利用。從而，所附權利要求旨在包括這種工藝或步驟的范圍內(nèi)。