本申請(qǐng)要求2015年7月13日提交的申請(qǐng)?zhí)枮?0-2015-0099305的韓國(guó)申請(qǐng)的優(yōu)先權(quán)，其通過引用整體合并于此。

技術(shù)領(lǐng)域

各種實(shí)施例總體涉及一種半導(dǎo)體器件，更具體地，涉及一種放大輸入信號(hào)或改變電壓電平的電壓電平偏移器。

背景技術(shù)：

用于個(gè)人用途的電子產(chǎn)品(諸如個(gè)人計(jì)算機(jī)、平板電腦、膝上型電腦和智能電話)可以由各種電子組件來(lái)配置。電子組件可以以不同的電壓電平操作，且可以從施加至電子產(chǎn)品的恒定電源電壓產(chǎn)生更高電平泵電壓并使用其。

近來(lái)，已經(jīng)開發(fā)出能夠高速地操作的固態(tài)驅(qū)動(dòng)器(諸如數(shù)據(jù)儲(chǔ)存設(shè)備)。作為用于儲(chǔ)存數(shù)據(jù)的組件的固態(tài)驅(qū)動(dòng)器包括多個(gè)快閃存儲(chǔ)器?？扉W存儲(chǔ)器包括使用浮柵的存儲(chǔ)單元，且因其編程操作特性(電荷累積在浮柵中)而使用充分高電平的電壓作為編程電壓?？扉W存儲(chǔ)器可以包括諸如電壓泵電路和電壓電平偏移器的電路來(lái)產(chǎn)生編程電壓。

特別地，由于電壓電平偏移器使用諸如電源電壓的泵電壓，因此配置電壓電平偏移器的半導(dǎo)體器件可能擊穿。具體地，在特定條件下，配置電壓電平偏移器的晶體管的柵極氧化物可能擊穿。

技術(shù)實(shí)現(xiàn)要素：

在一個(gè)實(shí)施例中，一種電壓電平偏移器可以包括：第一輸入單元，被配置為接收第一輸入信號(hào)并形成負(fù)輸出節(jié)點(diǎn)的電流路徑；第二輸入單元，被配置為接收第二輸入信號(hào)并形成正輸出節(jié)點(diǎn)的電流路徑；第一鏡像單元，與正輸出節(jié)點(diǎn)耦接，并被配置為將第一電壓提供給負(fù)輸出節(jié)點(diǎn)；第二鏡像單元，與負(fù)輸出節(jié)點(diǎn)耦接，并被配置為將第一電壓提供給正輸出節(jié)點(diǎn)；以及鉗位塊，被配置為接收第二電壓，并將正輸出節(jié)點(diǎn)和負(fù)輸出節(jié)點(diǎn)分別與第一鏡像單元和第二鏡像單元耦接。

在一個(gè)實(shí)施例中，一種電壓電平偏移器可以包括：第一輸入單元，被配置為接收第一輸入信號(hào)，并將負(fù)輸出節(jié)點(diǎn)與接地電壓的端子耦接；第二輸入單元，被配置為接收第 二輸入信號(hào)，并將正輸出節(jié)點(diǎn)與接地電壓的端子耦接；第一鏡像單元，與正輸出節(jié)點(diǎn)耦接，并被配置為將泵電壓提供給負(fù)輸出節(jié)點(diǎn)；第二鏡像單元，與負(fù)輸出節(jié)點(diǎn)耦接，并被配置為將泵電壓提供給正輸出節(jié)點(diǎn)；第一鉗位單元，被配置為接收鉗位電壓并將正輸出節(jié)點(diǎn)與第一鏡像單元耦接；以及第二鉗位單元，被配置為接收鉗位電壓并將負(fù)輸出節(jié)點(diǎn)與第二鏡像單元耦接。

附圖說(shuō)明

圖1是圖示根據(jù)一個(gè)實(shí)施例的電壓電平偏移器的配置的示例代表的示圖。

圖2是用來(lái)描述圖1中示出的電壓電平偏移器的操作的表格的示例。

圖3是圖示根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)儲(chǔ)存設(shè)備的配置的示例的示圖。

圖4是圖示根據(jù)一個(gè)實(shí)施例的圖像傳感器的配置的示例的示圖。

圖5是圖示根據(jù)一個(gè)實(shí)施例的電源管理系統(tǒng)的配置的示例的示圖。

圖6是圖示根據(jù)一個(gè)實(shí)施例的觸屏顯示設(shè)備的配置的示例的示圖。

具體實(shí)施方式

在下文中，將參照附圖通過實(shí)施例的各種示例來(lái)在以下描述電壓電平偏移器以及使用其的嵌入式非易失性存儲(chǔ)器和系統(tǒng)。

圖1是圖示根據(jù)一個(gè)實(shí)施例的電壓電平偏移器1的配置的示例代表的示圖。在圖1中，電壓電平偏移器1可以通過接收第一電壓、第二電壓和第三電壓來(lái)操作。第一電壓可以具有比第二電壓高的電平，且第二電壓可以具有比第三電壓高的電平。作為電壓電平偏移器1的電源電壓的第一電壓可以為高電壓或具有高電平的泵電壓VPP。泵電壓VPP可以通過泵電路來(lái)產(chǎn)生，泵電路泵送(pump)相對(duì)低電平的外部電壓。第三電壓可以為接地電壓VSS。第二電壓的電平將在之后描述。

電壓電平偏移器1可以包括第一輸入單元111、第二輸入單元112、第一鏡像單元121、第二鏡像單元122和鉗位塊(clamping block)130。第一輸入單元111接收第一輸入信號(hào)VIN。第一輸入單元111可以耦接在負(fù)輸出節(jié)點(diǎn)VOUTB與第三電壓(即，接地電壓VSS)的端子之間，且可以響應(yīng)于第一輸入信號(hào)VIN來(lái)將負(fù)輸出節(jié)點(diǎn)VOUTB與接地電壓VSS的端子耦接。相應(yīng)地，第一輸入單元111可以響應(yīng)于第一輸入信號(hào)VIN來(lái)形成負(fù)輸出節(jié)點(diǎn)VOUTB的電流路徑。

第二輸入單元112接收第二輸入信號(hào)VINB。在非限制性意義上，第二輸入信號(hào)VINB可以是關(guān)于第一輸入信號(hào)VIN的補(bǔ)償信號(hào)。例如，第二輸入信號(hào)VINB可以在第一輸入信號(hào)VIN為高電平信號(hào)時(shí)為低電平信號(hào)，以及第二輸入信號(hào)VINB可以在第一輸入信號(hào)VIN為低電平信號(hào)時(shí)為高電平信號(hào)。第二輸入單元112可以耦接在正輸出節(jié)點(diǎn)VOUT與接地電壓VSS的端子之間，且可以響應(yīng)于第二輸入信號(hào)VINB來(lái)將正輸出節(jié)點(diǎn)VOUT與接地電壓VSS的端子耦接。相應(yīng)地，第二輸入單元112可以響應(yīng)于第二輸入信號(hào)VINB來(lái)形成正輸出節(jié)點(diǎn)VOUT的電流路徑。

第一輸入信號(hào)VIN和第二輸入信號(hào)VINB可以具有比泵電壓VPP相對(duì)低的外部電壓的電平。在此情況下，電壓電平偏移器1可以將相對(duì)低電平的輸入信號(hào)轉(zhuǎn)變?yōu)榫哂懈唠娖降妮敵鲂盘?hào)。

第一鏡像單元121可以耦接在第一電壓(即，泵電壓VPP)的端子與負(fù)輸出節(jié)點(diǎn)VOUTB之間。而且，第一鏡像單元121可以與正輸出節(jié)點(diǎn)VOUT耦接，且可以根據(jù)正輸出節(jié)點(diǎn)VOUT的電壓電平來(lái)將泵電壓VPP提供給負(fù)輸出節(jié)點(diǎn)VOUTB。第二鏡像單元122可以耦接在泵電壓VPP的端子與正輸出節(jié)點(diǎn)VOUT之間。而且，第二鏡像單元122可以與負(fù)輸出節(jié)點(diǎn)VOUTB耦接，且可以根據(jù)負(fù)輸出節(jié)點(diǎn)VOUTB的電壓電平來(lái)將泵電壓VPP提供給正輸出節(jié)點(diǎn)VOUT。

鉗位塊130可以接收第二電壓VX，并將第一鏡像單元121和第二鏡像單元122分別與正輸出節(jié)點(diǎn)VOUT和負(fù)輸出節(jié)點(diǎn)VOUTB耦接。鉗位塊130可以包括第一鉗位單元131和第二鉗位單元132。第一鉗位單元131可以接收第二電壓VX并將第一鏡像單元121與正輸出節(jié)點(diǎn)VOUT耦接，以及第二鉗位單元132可以接收第二電壓VX并將第二鏡像單元122與負(fù)輸出節(jié)點(diǎn)VOUTB耦接。由于第一鉗位單元131和第二鉗位單元132分別接收第二電壓VX并將第一鏡像單元121和第二鏡像單元122分別與正輸出節(jié)點(diǎn)VOUT和負(fù)輸出節(jié)點(diǎn)VOUTB耦接，因此有可能鉗位施加至第一鏡像單元121和第二鏡像單元122的電壓。

在圖1中，第一輸入單元111可以包括第一NMOS晶體管N1。第一NMOS晶體管N1可以具有接收第一輸入信號(hào)VIN的柵極、與負(fù)輸出節(jié)點(diǎn)VOUTB耦接的漏極以及與接地電壓VSS的端子耦接的源極。第二輸入單元112可以包括第二NMOS晶體管N2。第二NMOS晶體管N2可以具有接收第二輸入信號(hào)VINB的柵極、與正輸出節(jié)點(diǎn)VOUT耦接的漏極以及與接地電壓VSS的端子耦接的源極。

第一鉗位單元131可以包括第一鉗位晶體管CP1。第一鉗位晶體管CP1可以為PMOS晶體管。第一鉗位晶體管CP1可以具有接收第二電壓VX的柵極、與第一鏡像單 元121耦接的源極以及與正輸出節(jié)點(diǎn)VOUT耦接的漏極。第二鉗位單元132可以包括第二鉗位晶體管CP2。第二鉗位晶體管CP2可以為PMOS晶體管。第二鉗位晶體管CP2可以具有接收第二電壓VX的柵極、與第二鏡像單元122耦接的源極以及與負(fù)輸出節(jié)點(diǎn)VOUTB耦接的漏極。泵電壓VPP可以被偏置至第一鉗位晶體管CP1和第二鉗位晶體管CP2的基體。

第一鏡像單元121可以包括第一PMOS晶體管P1。第一PMOS晶體管P1可以具有與第一鉗位晶體管CP1的源極耦接的柵極、接收泵電壓VPP的源極以及與負(fù)輸出節(jié)點(diǎn)VOUTB耦接的漏極。第二鏡像單元122可以包括第二PMOS晶體管P2。第二PMOS晶體管P2可以具有與第二鉗位晶體管CP2的源極耦接的柵極、接收泵電壓VPP的源極以及與正輸出節(jié)點(diǎn)VOUT耦接的漏極。泵電壓VPP可以被偏置至第一PMOS晶體管P1和第二PMOS晶體管P2的基體。

在實(shí)施例中，第二電壓VX可以具有比泵電壓VPP低的電平。第二電壓VX可以在泵電壓VPP與對(duì)應(yīng)于包括在第一鏡像單元121和第二鏡像單元122中的晶體管的工作范圍的電壓之間。例如，在泵電壓VPP的電平為20V且第一PMOS晶體管P1和第二PMOS晶體管P2的工作范圍為6V的情況下，第二電壓VX可以為14V。

圖2是用來(lái)描述圖1中示出的電壓電平偏移器1的操作的表格的示例。以下將參照?qǐng)D1和圖2來(lái)描述根據(jù)實(shí)施例的電壓電平偏移器1的操作。首先，當(dāng)?shù)谝惠斎胄盘?hào)VIN為高電平時(shí)，第二輸入信號(hào)VINB可以為低電平。第一NMOS晶體管N1可以通過接收第一輸入信號(hào)VIN而導(dǎo)通，并將負(fù)輸出節(jié)點(diǎn)VOUTB與接地電壓VSS的端子耦接。第二NMOS晶體管N2通過接收第二輸入信號(hào)VINB而關(guān)斷。當(dāng)負(fù)輸出節(jié)點(diǎn)VOUTB與接地電壓VSS的端子耦接時(shí)，電流路徑形成，且負(fù)輸出節(jié)點(diǎn)VOUTB的電壓電平可以變?yōu)榈陀谡敵龉?jié)點(diǎn)VOUT的電壓電平。第一PMOS晶體管P1可以響應(yīng)于正輸出節(jié)點(diǎn)VOUT的相對(duì)高的電壓電平而關(guān)斷，且不能將泵電壓VPP提供給負(fù)輸出節(jié)點(diǎn)VOUTB。相反地，第二PMOS晶體管P2可以響應(yīng)于負(fù)輸出節(jié)點(diǎn)VOUTB的相對(duì)低的電壓電平而導(dǎo)通，且可以將泵電壓VPP提供給正輸出節(jié)點(diǎn)VOUT。相應(yīng)地，正輸出節(jié)點(diǎn)VOUT的電壓電平可以接近泵電壓VPP的電平，以及負(fù)輸出節(jié)點(diǎn)VOUTB的電壓電平可以接近接地電壓VSS的電平。

施加至第一PMOS晶體管P1的柵極的電壓Vg(P1)可以基本上為泵電壓VPP，相應(yīng)地，第一PMOS晶體管P1的柵極與基體之間的電壓差Vgb(P1)可以為0。當(dāng)假定第二鉗位單元132不存在時(shí)，施加至第二PMOS晶體管P2的柵極的電壓Vg(P2)可以基本上為接地電壓VSS。因此，第二PMOS晶體管P2的柵極與基體之間的電壓差Vgb(P2)可以對(duì)應(yīng)于泵電壓VPP的電平。

隨著柵極與基體之間的電壓差Vgb(P2)增大，第二PMOS晶體管P2的柵極氧化物擊穿的可能性顯著增大。由于第二PMOS晶體管P2的柵極與基體之間的電壓差Vgb(P2)對(duì)應(yīng)于泵電壓VPP的電平，因此當(dāng)?shù)诙MOS晶體管導(dǎo)通時(shí)第二PMOS晶體管P2的柵極氧化物可能擊穿。為了防止這，第二鉗位單元132可以鉗位施加至第二PMOS晶體管P2的柵極的電壓。

由于第二鉗位晶體管CP2經(jīng)由柵極來(lái)接收第二電壓VX以及經(jīng)由漏極來(lái)接收與接地電壓VSS相對(duì)應(yīng)的電壓，因此第二鉗位晶體管CP2的源極的電壓電平可以對(duì)應(yīng)于第二電壓VX的電平。相應(yīng)地，施加至第二PMOS晶體管P2的柵極的電壓Vg(P2)可以為具有通過將第二電壓VX與第二PMOS晶體管P2的閾值電壓Vth(P2)相加而得到的幅度的電壓VX+Vth(P2)。由于第二PMOS晶體管P2的柵極與基體之間的電壓差Vgb(P2)為VPP-(VX+Vth(P2))，因此可以獲得與第二PMOS晶體管P2的工作范圍相對(duì)應(yīng)的電壓電平。這樣，第二鉗位單元132可以顯著減小第二PMOS晶體管P2的柵極氧化物擊穿的可能性。

接下來(lái)，當(dāng)?shù)谝惠斎胄盘?hào)VIN為低電平時(shí)，第二輸入信號(hào)VINB可以為高電平。第一NMOS晶體管N1通過接收第一輸入信號(hào)VIN而關(guān)斷。第二NMOS晶體管N2可以通過接收第二輸入信號(hào)VINB而導(dǎo)通，并將正輸出節(jié)點(diǎn)VOUT與接地電壓VSS的端子耦接。當(dāng)正輸出節(jié)點(diǎn)VOUT與接地電壓VSS的端子耦接時(shí)，電流路徑形成，且正輸出節(jié)點(diǎn)VOUT的電壓電平可以變?yōu)榈陀谪?fù)輸出節(jié)點(diǎn)VOUTB的電壓電平。第一PMOS晶體管P1可以響應(yīng)于正輸出節(jié)點(diǎn)VOUT的相對(duì)低的電壓電平而導(dǎo)通，并且可以將泵電壓VPP提供給負(fù)輸出節(jié)點(diǎn)VOUTB。相反地，第二PMOS晶體管P2可以響應(yīng)于負(fù)輸出節(jié)點(diǎn)VOUTB的相對(duì)高的電壓電平而關(guān)斷，并且不能將泵電壓VPP提供給正輸出節(jié)點(diǎn)VOUT。相應(yīng)地，正輸出節(jié)點(diǎn)VOUT可以為基本上近似接地電壓VSS的電壓電平，而負(fù)輸出節(jié)點(diǎn)VOUTB的電壓電平可以為基本上近似泵電壓VPP的電壓電平。

施加至第二PMOS晶體管P2的柵極的電壓Vg(P2)可以基本上為泵電壓VPP，相應(yīng)地，第二PMOS晶體管P2的柵極與基體之間的電壓差Vgb(P2)可以為0。

假設(shè)第一鉗位單元131不存在，則施加至第一PMOS晶體管P1的柵極的電壓Vg(P1)可以為近似接地電壓VSS的電壓。因此，第一PMOS晶體管P1的柵極與基體之間的電壓差Vgb(P1)可以對(duì)應(yīng)于泵電壓VPP的電平。隨著柵極與基體之間的電壓差Vgb(P1)增大，第一PMOS晶體管P1的柵極氧化物擊穿的可能性顯著增大。由于第一PMOS晶體管P1的柵極與基體之間的電壓差Vgb(P1)對(duì)應(yīng)于泵電壓VPP的電平，因此當(dāng)?shù)谝籔MOS晶體管P1導(dǎo)通時(shí)第一PMOS晶體管P1的柵極氧化物可能擊穿。為了基本上防止這，第一鉗位單元131可以鉗位施加至第一PMOS晶體管P1的柵極的電壓。

由于第一鉗位晶體管CP1經(jīng)由柵極接收第二電壓VX以及經(jīng)由漏極接收與接地電壓VSS相對(duì)應(yīng)的電壓，因此第一鉗位晶體管CP1的源極的電壓電平可以對(duì)應(yīng)于第二電壓VX的電平。相應(yīng)地，施加至第一PMOS晶體管P1的柵極的電壓Vg(P1)可以為具有通過將第二電壓VX與第一PMOS晶體管P1的閾值電壓Vth(P1)相加得到的幅度的電壓VX+Vth(P1)。由于第一PMOS晶體管P1的柵極與基體之間的電壓差Vgb(P1)為VPP-(VX+Vth(P1))，因此可以獲得與第一PMOS晶體管P1的工作范圍相對(duì)應(yīng)的電壓電平。這樣，第一鉗位單元131可以顯著減小第一PMOS晶體管P1的柵極氧化物擊穿的可能性。

在實(shí)施例中，當(dāng)電壓電平偏移器1的使用電源電壓的泵電壓VPP具有較高電平時(shí)，鉗位塊130可以高效地工作。特別地，電壓電平偏移器1可以被應(yīng)用至使用高電平電壓來(lái)編程數(shù)據(jù)的快閃存儲(chǔ)系統(tǒng)。

圖3是圖示根據(jù)一個(gè)實(shí)施例的數(shù)據(jù)儲(chǔ)存設(shè)備3的配置的示例的框圖。數(shù)據(jù)儲(chǔ)存設(shè)備3的組件可以使用根據(jù)實(shí)施例的電壓電平偏移器1，以及電壓電平偏移器1可以包括在例如數(shù)據(jù)儲(chǔ)存設(shè)備3中使用的非易失性存儲(chǔ)器件320中。

數(shù)據(jù)儲(chǔ)存設(shè)備3可以包括控制器310和非易失性存儲(chǔ)器件320。數(shù)據(jù)儲(chǔ)存設(shè)備3可以耦接至諸如移動(dòng)電話、MP3播放器、膝上電腦、臺(tái)式電腦、游戲機(jī)、TV和車載信息娛樂系統(tǒng)等的主機(jī)設(shè)備(未示出)。

控制器310可以被配置為響應(yīng)于來(lái)自主機(jī)設(shè)備的請(qǐng)求來(lái)訪問非易失性存儲(chǔ)器件320。例如，控制器310可以被配置為控制非易失性存儲(chǔ)器件320的讀取操作、編程操作或擦除操作?？刂破?10可以被配置為驅(qū)動(dòng)用于控制非易失性存儲(chǔ)器件320的固件或軟件。

控制器310可以包括主機(jī)接口單元311、控制單元312、存儲(chǔ)器接口單元313、RAM314以及錯(cuò)誤校正碼(ECC)單元315。控制單元312可以被配置為響應(yīng)于來(lái)自主機(jī)設(shè)備的請(qǐng)求來(lái)控制控制器310的常規(guī)操作。

RAM 314可以被用作控制單元312的工作存儲(chǔ)器。在另一個(gè)實(shí)施例中，RAM可以被用作緩沖存儲(chǔ)器，該緩沖存儲(chǔ)器暫時(shí)儲(chǔ)存從非易失性存儲(chǔ)器件320讀取的數(shù)據(jù)或從主機(jī)設(shè)備提供的數(shù)據(jù)。

主機(jī)接口單元311可以被配置為接口主機(jī)設(shè)備和控制器310。例如，主機(jī)接口單元311可以被配置為通過各種接口協(xié)議(諸如通用串行總線(USB)協(xié)議、通用快閃儲(chǔ)存(UFS)協(xié)議、多媒體卡(MMC)協(xié)議、外圍組件互連(PCI)協(xié)議、PCI-快速(PCI-E) 協(xié)議、并行高級(jí)技術(shù)附件(PATA)協(xié)議、串行高級(jí)技術(shù)附件(SATA)協(xié)議、小型計(jì)算機(jī)系統(tǒng)接口(SCSI)協(xié)議以及串行附接SCSI(SAS)協(xié)議)中的一種來(lái)與主機(jī)設(shè)備通信。

存儲(chǔ)器接口單元313可以被配置為接口控制器310與非易失性存儲(chǔ)器320。存儲(chǔ)器接口單元313可以被配置為將命令和地址提供給非易失性存儲(chǔ)器件320。此外，存儲(chǔ)器接口單元313可以被配置為與非易失性存儲(chǔ)器件320交換數(shù)據(jù)。

錯(cuò)誤校正碼單元315可以被配置為檢測(cè)從非易失性存儲(chǔ)器件320讀取的數(shù)據(jù)的錯(cuò)誤。而且，錯(cuò)誤校正碼單元315可以被配置為當(dāng)檢測(cè)到的錯(cuò)誤在可校正范圍之內(nèi)時(shí)校正檢測(cè)到的錯(cuò)誤。

非易失性存儲(chǔ)器件320可以被用作數(shù)據(jù)儲(chǔ)存設(shè)備3的儲(chǔ)存介質(zhì)。非易失性存儲(chǔ)器件320可以包括多個(gè)非易失性存儲(chǔ)芯片(或裸片)NVM_1至NVM_k。

控制器310和非易失性存儲(chǔ)器件320可以被制造為各種數(shù)據(jù)儲(chǔ)存設(shè)備中的任意一種。例如，控制器310和非易失性存儲(chǔ)器件320可以被集成在一個(gè)半導(dǎo)體器件中，且可以被制造為MMC、eMMC、RS-MMC和微型MMC形式的多媒體卡；SD、迷你SD和微型SD形式的安全數(shù)字卡；通用串行總線(USB)儲(chǔ)存設(shè)備；通用快閃儲(chǔ)存(UFS)設(shè)備；個(gè)人計(jì)算機(jī)存儲(chǔ)卡國(guó)際協(xié)會(huì)(PCMCIA)卡；緊湊型閃存(CF)卡；智能媒體卡；記憶棒等中的任意一種。

根據(jù)實(shí)施例的電壓電平偏移器1可以被應(yīng)用在嵌入式非易失性存儲(chǔ)器(eNVM)中。嵌入式非易失性存儲(chǔ)器可以被嵌入諸如處理器的控制器芯片中。非易失性存儲(chǔ)器可以通過同一工藝來(lái)與處理器一起制造。根據(jù)實(shí)施例的電壓電平偏移器1可以被用作嵌入式非易失性存儲(chǔ)器的組件。

圖4至圖6是圖示包括使用根據(jù)實(shí)施例的電壓電平偏移器1的嵌入式非易失性存儲(chǔ)器的系統(tǒng)的示例的示圖。圖4是圖示根據(jù)一個(gè)實(shí)施例的圖像傳感器4的配置的示例的示圖。

在圖4中，圖像傳感器4可以包括像素陣列410、行解碼器420、列解碼器430、模數(shù)轉(zhuǎn)換器440和外圍電路450。像素陣列410可以具有在其中多個(gè)行線(未示出)與多個(gè)列線(未示出)彼此交叉的矩陣結(jié)構(gòu)。行線和列線的數(shù)目可以變化。

行解碼器420和列解碼器430可以選擇多個(gè)行線和多個(gè)列線之中的特定行線和特定列線來(lái)讀出期望的像素的信息。模數(shù)轉(zhuǎn)換器440可以將儲(chǔ)存在通過行解碼器420和列解碼器430而選中的像素中的信息轉(zhuǎn)變?yōu)閿?shù)字信號(hào)。外圍電路450可以包括用于處理從模數(shù)轉(zhuǎn)換器440輸出的數(shù)字信號(hào)并將結(jié)果信號(hào)輸出到外部設(shè)備的邏輯電路。而且，外圍電 路450可以包括用于修復(fù)損壞的像素的邏輯電路。

圖像傳感器4還可以包括修復(fù)存儲(chǔ)器460。修復(fù)存儲(chǔ)器460可以包括損壞的像素或故障像素的位置信息。修復(fù)存儲(chǔ)器460可以儲(chǔ)存修復(fù)信息，將修復(fù)信息提供給外圍電路450，以及當(dāng)行解碼器420和列解碼器430選擇故障像素時(shí)用冗余線來(lái)替代故障像素耦接至的行線或列線。修復(fù)存儲(chǔ)器460可以為一次可編程存儲(chǔ)器(one time programmable memory)且可以為嵌入式非易失性存儲(chǔ)器。由于修復(fù)存儲(chǔ)器460可以使用具有比其他組件高的電平的電源，因此可以使用圖1的電壓電平偏移器1。

圖5是圖示根據(jù)一個(gè)實(shí)施例的電源管理系統(tǒng)5的配置的示例的示圖。電源管理系統(tǒng)5可以包括電源管理集成電路510和電源520。電源管理集成電路510可以被供應(yīng)有來(lái)自電源520的功率。電源520可以將從外部供應(yīng)的交流電轉(zhuǎn)變?yōu)橐陔娫垂芾硐到y(tǒng)5中穩(wěn)定使用的直流電。此外，可以使用電池作為電源(諸如，電源520)。電源管理集成電路510可以與各種設(shè)備耦接。例如，電源管理集成電路510可以與諸如專用集成電路(ASIC)的系統(tǒng)IC、數(shù)據(jù)儲(chǔ)存設(shè)備和其他輸入/輸出設(shè)備耦接。數(shù)據(jù)儲(chǔ)存設(shè)備可以包括大容量?jī)?chǔ)存設(shè)備，該大容量?jī)?chǔ)存設(shè)備包括多個(gè)快閃存儲(chǔ)器。電源管理集成電路510可以將從電源520施加的功率轉(zhuǎn)變?yōu)檫m合于各個(gè)設(shè)備的功率，并將轉(zhuǎn)變的功率提供給各個(gè)設(shè)備。

電源管理集成電路510可以包括微控制器511以及多個(gè)模塊521、522和523。微控制器511可以包括適合于設(shè)備的功率信息，以及可以儲(chǔ)存并運(yùn)行用于產(chǎn)生合適功率的序列或算法。多個(gè)模塊521、522和523可以與相應(yīng)的設(shè)備耦接，且可以包括用于將功率提供給相應(yīng)的設(shè)備的電壓調(diào)節(jié)器等。

微控制器511可以包括用于儲(chǔ)存序列或算法的寄存器，且寄存器可以包括嵌入式非易失性存儲(chǔ)器(eNVM)512。嵌入式非易失性存儲(chǔ)器512可以儲(chǔ)存設(shè)備的功率信息、要由微控制器511運(yùn)行的序列和/或多個(gè)模塊521、522和523的修整信息(trimming information)。嵌入式非易失性存儲(chǔ)器可以包括用于將具有特定電壓電平的輸入信號(hào)轉(zhuǎn)變?yōu)榫哂休^高電壓電平的信號(hào)的電壓電平偏移器，且可以使用圖1中示出的電壓電平偏移器1。

圖6是圖示根據(jù)一個(gè)實(shí)施例的觸屏顯示設(shè)備6的配置的示例的示圖。在圖6中，觸屏顯示設(shè)備6可以包括應(yīng)用處理器610、觸屏控制器640、顯示驅(qū)動(dòng)器集成電路630以及觸摸和顯示面板620。應(yīng)用處理器610可以與觸屏控制器640和顯示驅(qū)動(dòng)器集成電路630通信。應(yīng)用處理器610可以通過被供應(yīng)有來(lái)自觸屏控制器640的處理過的觸摸信號(hào)來(lái)識(shí)別用戶的觸摸輸入，且可以將顯示信號(hào)供應(yīng)至觸屏控制器640和顯示驅(qū)動(dòng)器集成電路630。顯示信號(hào)可以包括用于驅(qū)動(dòng)顯示面板的顯示數(shù)據(jù)、驅(qū)動(dòng)信號(hào)或電源。

觸屏控制器640可以包括微處理器，該微處理器能夠運(yùn)行用于將用戶的觸摸輸入轉(zhuǎn)變?yōu)橛|摸信號(hào)并將觸摸信號(hào)傳輸至應(yīng)用處理器610的算法。觸屏控制器640可以包括儲(chǔ)存該算法的嵌入式非易失性存儲(chǔ)器(eNVM)621。嵌入式非易失性存儲(chǔ)器621可以使用圖1中示出的電壓電平偏移器1來(lái)與微處理器通信。

顯示驅(qū)動(dòng)器集成電路630可以從應(yīng)用處理器610和觸屏控制器640接收顯示數(shù)據(jù)和驅(qū)動(dòng)信號(hào)，并驅(qū)動(dòng)觸摸和顯示面板620。顯示驅(qū)動(dòng)器集成電路630可以包括時(shí)序控制單元，時(shí)序控制單元對(duì)應(yīng)于從應(yīng)用處理器610和觸屏控制器640接收到的顯示數(shù)據(jù)和驅(qū)動(dòng)信號(hào)來(lái)驅(qū)動(dòng)觸摸和顯示面板620。此外，除時(shí)序控制單元之外，顯示驅(qū)動(dòng)器集成電路630還可以包括至少一個(gè)模擬電路。顯示驅(qū)動(dòng)器集成電路630可以包括用于儲(chǔ)存時(shí)序控制單元的時(shí)序信息以及儲(chǔ)存模擬電路的特性的嵌入式非易失性存儲(chǔ)器(eNVM)631。嵌入式非易失性存儲(chǔ)器631可以使用圖1中示出的電壓電平偏移器1來(lái)與時(shí)序控制單元和模擬電路通信。

觸摸和顯示面板620可以包括用于識(shí)別用戶的觸摸輸入的感測(cè)電極以及多個(gè)像素，所述多個(gè)像素對(duì)應(yīng)于來(lái)自顯示驅(qū)動(dòng)器集成電路630的顯示數(shù)據(jù)和驅(qū)動(dòng)信號(hào)來(lái)驅(qū)動(dòng)。觸摸和顯示面板620可以例如從觸屏控制器640接收諸如觸摸驅(qū)動(dòng)信號(hào)的信號(hào)，以及可以將諸如因當(dāng)觸摸驅(qū)動(dòng)信號(hào)被供應(yīng)時(shí)在感測(cè)電極中出現(xiàn)的電容改變而感測(cè)到的觸摸感測(cè)信號(hào)的信號(hào)傳輸至觸屏控制器640。此外，觸摸和顯示面板620可以由顯示驅(qū)動(dòng)器集成電路630來(lái)驅(qū)動(dòng)，并顯示與顯示數(shù)據(jù)和驅(qū)動(dòng)信號(hào)相對(duì)應(yīng)的圖像?？梢愿鶕?jù)各種驅(qū)動(dòng)方案(諸如電阻方案、電容方案和光學(xué)檢測(cè)方案)而以各種方式來(lái)改變觸摸和顯示面板620的結(jié)構(gòu)和驅(qū)動(dòng)方法，且可以將觸摸和顯示面板620實(shí)施為有機(jī)電致發(fā)光顯示面板或液晶顯示面板。

雖然以上已經(jīng)描述了各種實(shí)施例，但本領(lǐng)域技術(shù)人員將理解的是，所描述的實(shí)施例僅為示例。相應(yīng)地，本文中描述的電壓電平偏移器以及使用其的嵌入式非易失性存儲(chǔ)器和系統(tǒng)不應(yīng)當(dāng)基于所描述的實(shí)施例來(lái)限制。

通過以上實(shí)施例可以看出，本發(fā)明提供以下技術(shù)方案。

技術(shù)方案1.一種電壓電平偏移器，包括：

第一輸入單元，適用于接收第一輸入信號(hào)并形成負(fù)輸出節(jié)點(diǎn)的電流路徑；

第二輸入單元，適用于接收第二輸入信號(hào)并形成正輸出節(jié)點(diǎn)的電流路徑；

第一鏡像單元，適用于響應(yīng)于來(lái)自正輸出節(jié)點(diǎn)的輸入來(lái)將第一電壓提供給負(fù)輸出節(jié)點(diǎn)；

第二鏡像單元，適用于響應(yīng)于來(lái)自負(fù)輸出節(jié)點(diǎn)的輸入來(lái)將第一電壓提供給正輸出節(jié) 點(diǎn)；以及

鉗位塊，適用于接收第二電壓，并將正輸出節(jié)點(diǎn)和負(fù)輸出節(jié)點(diǎn)分別與第一鏡像單元和第二鏡像單元耦接。

技術(shù)方案2.如技術(shù)方案1所述的電壓電平偏移器，其中，第一輸入單元包括第一NMOS晶體管，

其中，第一NMOS晶體管包括接收第一輸入信號(hào)的柵極、與負(fù)輸出節(jié)點(diǎn)耦接的漏極以及與第三電壓的端子耦接的源極。

技術(shù)方案3.如技術(shù)方案1所述的電壓電平偏移器，其中，第二輸入單元包括第二NMOS晶體管，

其中，第二NMOS晶體管包括接收第二輸入信號(hào)的柵極、與正輸出節(jié)點(diǎn)耦接的漏極以及與第三電壓的端子耦接的源極。

技術(shù)方案4.如技術(shù)方案1所述的電壓電平偏移器，其中，第一輸入信號(hào)與第二輸入信號(hào)為互補(bǔ)信號(hào)。

技術(shù)方案5.如技術(shù)方案1所述的電壓電平偏移器，其中，第二電壓具有比第一電壓低的電平。

技術(shù)方案6.如技術(shù)方案1所述的電壓電平偏移器，

其中，第一鏡像單元和第二鏡像單元中的每個(gè)包括PMOS晶體管，以及

其中，第二電壓是第一電壓與PMOS晶體管的工作電壓之間的差。

技術(shù)方案7.如技術(shù)方案1所述的電壓電平偏移器，其中，鉗位塊包括：

第一鉗位晶體管，第一鉗位晶體管具有接收第二電壓的柵極、與正輸出節(jié)點(diǎn)耦接的漏極以及與第一鏡像單元耦接的源極；以及

第二鉗位晶體管，第二鉗位晶體管具有接收第二電壓的柵極、與負(fù)輸出節(jié)點(diǎn)耦接的漏極以及與第二鏡像單元耦接的源極。

技術(shù)方案8.如技術(shù)方案7所述的電壓電平偏移器，其中，第一鏡像單元包括第一PMOS晶體管，

其中，第一PMOS晶體管包括與第一鉗位晶體管的源極耦接的柵極、接收第一電壓的源極以及與負(fù)輸出節(jié)點(diǎn)耦接的漏極。

技術(shù)方案9.如技術(shù)方案7所述的電壓電平偏移器，其中，第二鏡像單元包括第二PMOS晶體管，

其中，第二PMOS晶體管包括與第二鉗位晶體管的源極耦接的柵極、接收第一電壓的源極以及與正輸出節(jié)點(diǎn)耦接的漏極。

技術(shù)方案10.一種電壓電平偏移器，包括：

第一輸入單元，適用于接收第一輸入信號(hào)并將負(fù)輸出節(jié)點(diǎn)與接地電壓的端子耦接；

第二輸入單元，適用于接收第二輸入信號(hào)并將正輸出節(jié)點(diǎn)與接地電壓的端子耦接；

第一鏡像單元，適用于響應(yīng)于來(lái)自正輸出節(jié)點(diǎn)的輸入來(lái)將泵電壓提供給負(fù)輸出節(jié)點(diǎn)；

第二鏡像單元，適用于響應(yīng)于來(lái)自負(fù)輸出節(jié)點(diǎn)的輸入來(lái)將泵電壓提供給正輸出節(jié)點(diǎn)；

第一鉗位單元，適用于響應(yīng)于鉗位電壓來(lái)將正輸出節(jié)點(diǎn)與第一鏡像單元耦接；以及

第二鉗位單元，適用于響應(yīng)于鉗位電壓來(lái)將負(fù)輸出節(jié)點(diǎn)與第二鏡像單元耦接。

技術(shù)方案11.如技術(shù)方案10所述的電壓電平偏移器，其中，第一輸入單元包括第一NMOS晶體管，

其中，第一NMOS晶體管包括接收第一輸入信號(hào)的柵極、與負(fù)輸出節(jié)點(diǎn)耦接的漏極以及與接地電壓的端子耦接的源極。

技術(shù)方案12.如技術(shù)方案10所述的電壓電平偏移器，其中，第二輸入單元包括第二NMOS晶體管，

其中，第二NMOS晶體管包括接收第二輸入信號(hào)的柵極、與正輸出節(jié)點(diǎn)耦接的漏極以及與接地電壓的端子耦接的源極。

技術(shù)方案13.如技術(shù)方案10所述的電壓電平偏移器，其中，第一輸入信號(hào)與第二輸入信號(hào)為互補(bǔ)信號(hào)。

技術(shù)方案14.如技術(shù)方案10所述的電壓電平偏移器，其中，鉗位電壓具有比泵電壓低的電平。

技術(shù)方案15.如技術(shù)方案10所述的電壓電平偏移器，其中，鉗位電壓的電平在泵電壓的電平與第一鏡像單元和第二鏡像單元的工作電壓之間。

技術(shù)方案16.如技術(shù)方案10所述的電壓電平偏移器，其中，第一鉗位單元包括第一 鉗位晶體管，

其中，第一鉗位晶體管包括接收鉗位電壓的柵極、與第一鏡像單元耦接的源極以及與正輸出節(jié)點(diǎn)耦接的漏極。

技術(shù)方案17.如技術(shù)方案16所述的電壓電平偏移器，其中，第一鏡像單元具有與第一鉗位晶體管的源極耦接的柵極、接收泵電壓的源極以及與負(fù)輸出節(jié)點(diǎn)耦接的漏極。

技術(shù)方案18.如技術(shù)方案10所述的電壓電平偏移器，其中，第二鉗位單元包括第二鉗位晶體管，

其中，第二鉗位晶體管包括接收鉗位電壓的柵極、與第二鏡像單元耦接的源極以及與負(fù)輸出節(jié)點(diǎn)耦接的漏極。

技術(shù)方案19.如技術(shù)方案18所述的電壓電平偏移器，其中，第二鏡像單元具有與第二鉗位晶體管的源極耦接的柵極、接收泵電壓的源極以及與正輸出節(jié)點(diǎn)耦接的漏極。