一種非易失性存儲器差分存儲格的方法和裝置制造方法
【專利摘要】本申請?zhí)峁┝艘环N非易失性存儲器差分存儲格的方法和裝置，其中所述的方法，包括：選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位；將1比特數(shù)據(jù)存儲在一個存儲位中。本申請能夠用以提高NAND?Flash的讀速度，為NAND?Flash取代NOR?Flash，降低flash內(nèi)存的單位成本，并且能夠?qū)崿F(xiàn)單芯片更大的存儲容量創(chuàng)造條件。
【專利說明】一種非易失性存儲器差分存儲格的方法和裝置
【技術(shù)領(lǐng)域】
[0001]本申請涉及數(shù)據(jù)存儲的【技術(shù)領(lǐng)域】，特別是涉及一種非易失性存儲器差分存儲格的方法，以及，一種非易失性存儲器差分存儲格的裝置。
【背景技術(shù)】
[0002]NAND Flash:是flash內(nèi)存的一種。其內(nèi)部采用非線性宏單元模式，為固態(tài)大容量內(nèi)存的實現(xiàn)提供了廉價有效的解決方案。
[0003]NOR Flash:是 flash 內(nèi)存的一種。特點是芯片內(nèi)執(zhí)行(XIP,eXecute In Place),這樣應(yīng)用程序可以直接在flash閃存內(nèi)運行，不必再把代碼讀到系統(tǒng)RAM(隨機(jī)存儲器)中。
[0004]NOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術(shù)。
[0005]flash閃存是非易失存儲器，可以對稱為塊的存儲器單元塊進(jìn)行擦寫和再編程。任何flash器件的寫入操作只能在空或已擦除的單元內(nèi)進(jìn)行，所以大多數(shù)情況下，在進(jìn)行寫入操作之前必須先執(zhí)行擦除。NAND器件執(zhí)行擦除操作是十分簡單的，而NOR則要求在進(jìn)行擦除前先要將目標(biāo)塊內(nèi)所有的位都寫為O。
[0006]由于擦除NOR器件時是以64?128KB的塊進(jìn)行的，執(zhí)行一個寫入/擦除操作的時間為5s，與此相反，擦除NAND器件是以8?32KB的塊進(jìn)行的，執(zhí)行相同的操作最多只需要4ms ο
[0007]執(zhí)行擦除時塊尺寸的不同進(jìn)一步拉大了 NOR和NADN之間的性能差距，這樣，當(dāng)選擇存儲解決方案時，設(shè)計師必須權(quán)衡以下的各項因素。
[0008]1、NOR的讀速度比NAND快一些。
[0009]2、NAND的寫入速度比NOR快很多。
[0010]3、NAND的4ms擦除速度遠(yuǎn)比NOR的5s快。
[0011]4、大多數(shù)寫入操作需要先進(jìn)行擦除操作。
[0012]5、NAND的擦除單元更小，相應(yīng)的擦除電路更少。
[0013]并且，傳統(tǒng)NOR Flash在工藝演進(jìn)到65nm后很難繼續(xù)開發(fā)新的工藝節(jié)點，而NANDFlash則已經(jīng)演進(jìn)到30nm以下。如此用NAND Flash取代NOR Flash在單位成本上有明顯的優(yōu)勢，并且能夠?qū)崿F(xiàn)單芯片更大的存儲容量，但是NAND Flash相比NOR Flash在讀速度上還是不足。
[0014]因此，本領(lǐng)域技術(shù)人員迫切需要解決的問題是:提供一種非易失性存儲器差分存儲格的方法和裝置，用以提高NAND Flash的讀速度，為NAND Flash取代NOR Flash，降低flash內(nèi)存的單位成本，并且能夠?qū)崿F(xiàn)單芯片更大的存儲容量創(chuàng)造條件。

【發(fā)明內(nèi)容】

[0015]本申請所要解決的技術(shù)問題是提供一種非易失性存儲器差分存儲格的方法，用以提高NAND Flash的讀速度，為NAND Flash取代NOR Flash，降低flash內(nèi)存的單位成本，并且能夠?qū)崿F(xiàn)單芯片更大的存儲容量創(chuàng)造條件。[0016]相應(yīng)的，本申請還提供了一種非易失性存儲器差分存儲格的裝置，用以保障上述方法在實際中的應(yīng)用。
[0017]為了解決上述問題，本申請公開了一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的方法，所述非易失性存儲器包括若干存儲塊；所述存儲塊包括若干存儲單元、一個源極選通管和一個漏極選通管，所述一個存儲單元對應(yīng)一個字線；
[0018]所述的方法，具體可以包括:
[0019]選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位；
[0020]將I比特數(shù)據(jù)存儲在一個存儲位中。
[0021]優(yōu)選的是，所述的方法，還可以包括:
[0022]根據(jù)所述I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位；
[0023]在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)。
[0024]優(yōu)選的是，所述選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位的步驟可以包括:
[0025]選定第一存儲塊設(shè)置為第一存儲塊，對應(yīng)位線設(shè)定為奇數(shù)位線；
[0026]選定第一存儲塊相鄰的一個存儲塊設(shè)置為第二存儲塊，對應(yīng)位線設(shè)定為偶數(shù)位線.-4 ，
[0027]將所述第一存儲塊和第二存儲塊同一字線上的存儲單元并聯(lián)，生成存儲位。
[0028]優(yōu)選的是，所述將I比特數(shù)據(jù)存儲在一個存儲位中的步驟可以包括:
[0029]將所述存儲位的閾值電壓差異比所述存儲單元至少增大一倍；
[0030]所述存儲位中兩個存儲單元閾值電壓的差異表征所述I比特數(shù)據(jù)。
[0031]優(yōu)選的是，所述根據(jù)I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位的步驟可以包括:
[0032]抬升所述存儲位中偶數(shù)位線存儲單元的閾值電壓，表征邏輯值為I的I比特數(shù)據(jù)；
[0033]抬升所述存儲位中奇數(shù)位線存儲單元的閾值電壓，表征邏輯值為O的I比特數(shù)據(jù)。
[0034]優(yōu)選的是，所述在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)的步驟可以包括:
[0035]將所述特性電壓和所述存儲位中存儲單元閾值電壓比較，判斷所述奇數(shù)位線存儲單元和偶數(shù)位線存儲單元閾值電壓的大小；
[0036]在所述閾值電壓大的存儲單元中讀取對應(yīng)數(shù)據(jù)。
[0037]本申請同時公開了一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的裝置，所述非易失性存儲器包括若干存儲塊；所述存儲塊包括若干存儲單元、一個源極選通管和一個漏極選通管，所述一個存儲單元對應(yīng)一個字線；
[0038]所述的裝置，具體可以包括:
[0039]存儲位生成模塊，用于選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位；
[0040]數(shù)據(jù)存儲模塊，用于將I比特數(shù)據(jù)存儲在一個存儲位中。[0041]優(yōu)選的是，所述的裝置，還可以包括:
[0042]數(shù)據(jù)寫入模塊，用于根據(jù)所述I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位；
[0043]數(shù)據(jù)讀取模塊，用于在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)。
[0044]優(yōu)選的是，所述存儲位生成模塊可以包括:
[0045]奇數(shù)位線設(shè)置子模塊，用于選定第一存儲塊設(shè)置為第一存儲塊，對應(yīng)位線設(shè)定為奇數(shù)位線；
[0046]偶數(shù)位線設(shè)置子模塊，用于選定第一存儲塊相鄰的一個存儲塊設(shè)置為第二存儲塊，對應(yīng)位線設(shè)定為偶數(shù)位線；
[0047]存儲單元并聯(lián)子模塊，用于將所述第一存儲塊和第二存儲塊同一字線上的存儲單元并聯(lián)，生成存儲位。
[0048]優(yōu)選的是，所述數(shù)據(jù)存儲模塊可以包括:
[0049]閾值電壓差異增加子模塊，用于將所述存儲位的閾值電壓差異比所述存儲單元至少增大一倍；
[0050]閾值電壓表征子模塊，用于所述存儲位中兩個存儲單元閾值電壓的差異表征所述I比特數(shù)據(jù)。
[0051]優(yōu)選的是，所述數(shù)據(jù)寫入模塊可以包括:
[0052]偶數(shù)位線電壓抬升子模塊，用于抬升所述存儲位中偶數(shù)位線存儲單元的閾值電壓，表征邏輯值為I的I比特數(shù)據(jù)；
[0053]奇數(shù)位線電壓抬升子模塊，用于抬升所述存儲位中奇數(shù)位線存儲單元的閾值電壓，表征邏輯值為O的I比特數(shù)據(jù)。
[0054]優(yōu)選的是，所述數(shù)據(jù)讀取模塊可以包括:
[0055]閾值電壓判斷子模塊，用于將所述特性電壓和所述存儲位中存儲單元閾值電壓比較，判斷所述奇數(shù)位線存儲單元和偶數(shù)位線存儲單元閾值電壓的大??；
[0056]存儲單元選取子模塊，用于在所述閾值電壓大的存儲單元中讀取對應(yīng)數(shù)據(jù)。
[0057]與現(xiàn)有技術(shù)相比，本申請具有以下優(yōu)點:
[0058]本申請通過將兩個相鄰的存儲塊中同一字線的存儲單元并聯(lián)，用兩個存儲單元并聯(lián)成一個存儲位，表征I比特數(shù)據(jù)。擴(kuò)大存儲位的閾值電壓，使記錄存儲數(shù)據(jù)邏輯值閾值電壓的區(qū)分差異至少過大了一倍，閾值電壓的區(qū)分差異是影響讀取速度的重要因素，因此閾值電壓的區(qū)分差異的增大可以提升存儲位中數(shù)據(jù)的讀取速度。
[0059]另外，根據(jù)數(shù)據(jù)的邏輯值，改變存儲位中對應(yīng)位線存儲單元的閾值電壓；通過特性電壓來分辨存儲單元的閾值電壓的大小，找到數(shù)據(jù)存儲的存儲單元，并讀取數(shù)據(jù)。大大提高了數(shù)據(jù)間的區(qū)分差異，保證了存儲數(shù)據(jù)的可靠性和非易失性存儲器運行的穩(wěn)定性。
【專利附圖】

【附圖說明】
[0060]圖1是本申請一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的方法實施例1的流程圖；
[0061]圖2是本申請一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的方法實施例2的流程圖；
[0062]圖3是本申請一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的裝置實施例1的結(jié)構(gòu)框圖；
[0063]圖4是本申請一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的裝置實施例2的結(jié)構(gòu)框圖；
[0064]圖5是傳統(tǒng)的NAND Flash存儲塊結(jié)構(gòu)示意圖；
[0065]圖6是本申請的NAND Flash存儲塊結(jié)構(gòu)示意圖；
[0066]圖7是存儲單元通過閾值電壓(Vth)處理數(shù)據(jù)的原理示意圖。
【具體實施方式】
[0067]為使本申請的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖和【具體實施方式】對本申請作進(jìn)一步詳細(xì)的說明。
[0068]本申請實施例的核心構(gòu)思之一在于，通過將兩個相鄰的存儲塊中同一字線的存儲單元并聯(lián)，用兩個存儲單元并聯(lián)成一個存儲位，表征I比特數(shù)據(jù)。擴(kuò)大存儲位的閾值電壓，使記錄存儲數(shù)據(jù)邏輯值閾值電壓的區(qū)分差異至少過大了一倍，閾值電壓的區(qū)分差異是影響讀取速度的重要因素，因此閾值電壓的區(qū)分差異的增大可以提升存儲位中數(shù)據(jù)的讀取速度。并且根據(jù)數(shù)據(jù)的邏輯值，改變存儲位中對應(yīng)位線存儲單元的閾值電壓；通過特性電壓來分辨存儲單元的閾值電壓的大小，找到數(shù)據(jù)存儲的存儲單元，并讀取數(shù)據(jù)。大大提高了數(shù)據(jù)間的區(qū)分差異，保證了存儲數(shù)據(jù)的可靠性和非易失性存儲器運行的穩(wěn)定性。
[0069]本申請的一種非易失性存儲器包括若干存儲塊；所述存儲塊包括若干存儲單元、一個源極選通管和一個漏極選通管，所述一個存儲單元對應(yīng)一個字線。
[0070]參照圖1，示出了一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的方法實施例1的流程圖，具體可以包括以下步驟:
[0071]步驟101、選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位；
[0072]在本申請的一種優(yōu)選實施例中，所述步驟101具體可以包括以下子步驟:
[0073]子步驟S11、選定第一存儲塊設(shè)置為第一存儲塊，對應(yīng)位線設(shè)定為奇數(shù)位線；
[0074]子步驟S12、選定第一存儲塊相鄰的一個存儲塊設(shè)置為第二存儲塊，對應(yīng)位線設(shè)定為偶數(shù)位線；
[0075]子步驟S13、將所述第一存儲塊和第二存儲塊同一字線上的存儲單元并聯(lián)，生成存儲位。
[0076]在具體實現(xiàn)中，傳統(tǒng)的NAND Flash存儲塊結(jié)構(gòu)如圖5所示，通常一個存儲塊可以是一個源極選通管、若干存儲單元(可以是16/32/64等存儲單元)和一個漏極選通管串聯(lián)而成。
[0077]本申請的NAND Flash存儲塊結(jié)構(gòu)如圖6所示，相鄰的兩個存儲塊分別設(shè)置為奇數(shù)位線和偶數(shù)位線，其中同一字線的存儲單元并聯(lián)為一個存儲位。
[0078]步驟102、將I比特數(shù)據(jù)存儲在一個存儲位中。
[0079]在本申請的一種優(yōu)選實施例中，所述步驟102具體可以包括以下子步驟:
[0080]子步驟S21、將所述存儲位的閾值電壓差異比所述存儲單元至少增大一倍；[0081]子步驟S22、所述存儲位中兩個存儲單元閾值電壓的差異表征所述I比特數(shù)據(jù)。
[0082]在具體實現(xiàn)中，傳統(tǒng)的NAND Flash中用一個存儲單元表征I比特數(shù)據(jù)，和傳統(tǒng)NORFlash相比，NAND Flash的讀取速度較慢。但是采用本申請的結(jié)構(gòu)，以上述一個存儲位表征I比特數(shù)據(jù)，可以用奇數(shù)位線和偶數(shù)位線上存儲單元的閾值電壓差來區(qū)分?jǐn)?shù)據(jù)的邏輯值，相比傳統(tǒng)的NAND Flash存儲單元，至少使閾值電壓差增大了一倍。
[0083]如圖7所示，對于傳統(tǒng)的單存儲單元的存儲方案，Ref為一個讀取的參考閾值電壓值，而存儲不同數(shù)據(jù)邏輯值的存儲單元會分布于兩個區(qū)域。如果分布在Ref的左邊區(qū)域，則存儲數(shù)據(jù)為邏輯1，如果分布位于Ref的右邊區(qū)域，則存儲數(shù)據(jù)為邏輯O這樣讀取需要區(qū)分的差異最差情況為圖上所示的兩個箭頭a和b。
[0084]而對于兩個并聯(lián)存儲單元(存儲位)的存儲方案，兩個存儲單元的閾值電壓的差異代表存儲信息，因此讀取需要區(qū)分的差異最差情況為圖上所示的箭頭C。這樣相比傳統(tǒng)的單cell方案，區(qū)分差異至少大了一倍，而這個差異是影響讀取速度的決定因素，這樣既能大幅度提高讀取性能，又同時大大提高了存儲數(shù)據(jù)的可靠性。這樣可以提高讀取速度，至少是傳統(tǒng)NAND Flash讀取速度的10倍。
[0085]因此，用NAND Flash工藝可以實現(xiàn)接近NOR Flash的讀取性能，同時相較于傳統(tǒng)NOR Flash，大大降低了成本，提高了容量。
[0086]參照圖2，示出了一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的方法實施例2的流程圖，具體可以包括以下步驟:
[0087]步驟201、選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位；
[0088]步驟202、將I比特數(shù)據(jù)存儲在一個存儲位中；
[0089]步驟203、根據(jù)所述I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位；
[0090]在本申請的一種優(yōu)選實施例中，所述步驟203具體可以包括以下子步驟:
[0091]子步驟S31、抬升所述存儲位中偶數(shù)位線存儲單元的閾值電壓，表征邏輯值為I的I比特數(shù)據(jù)；
[0092]子步驟S32、抬升所述存儲位中奇數(shù)位線存儲單元的閾值電壓，表征邏輯值為O的I比特數(shù)據(jù)。
[0093]步驟204、在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)。
[0094]在本申請的一種優(yōu)選實施例中，所述步驟204具體可以包括以下子步驟:
[0095]子步驟S41、將所述特性電壓和所述存儲位中存儲單元閾值電壓比較，判斷所述奇數(shù)位線存儲單元和偶數(shù)位線存儲單元閾值電壓的大?。?br> [0096]子步驟S42、在所述閾值電壓大的存儲單元中讀取對應(yīng)數(shù)據(jù)。
[0097]在具體實現(xiàn)中，當(dāng)存儲數(shù)據(jù)時，結(jié)合圖7分析，首先進(jìn)行erase (擦除操作)指令，把這個區(qū)域的存儲位的Vth (閾值電壓)都置于很低的區(qū)域，如圖7所示的左邊區(qū)域。然后進(jìn)行program (寫操作)指令,預(yù)置規(guī)定存儲單元中偶數(shù)位cell (存儲單元)即BL_E閾值高于奇數(shù)位cell即BL_0代表邏輯1，反之偶數(shù)位cell即BL_E閾值低于奇數(shù)位cell即BL_O代表邏輯O。故program操作中，最低bit (比特)數(shù)據(jù)目標(biāo)值為邏輯1，則把此存儲位的偶數(shù)cell即BL_E的Vth通過高壓pulse (脈沖)抬升閾值，到上圖中的右邊區(qū)域，而BL_0保持不變。對于次地位bit數(shù)據(jù)，目標(biāo)值為邏輯O，則把此存儲單元的奇數(shù)cell即BL_0的Vth通過高壓pulse抬升閾值，到上圖中的右邊區(qū)域，而BL_E保持不變。其他bit數(shù)據(jù)根據(jù)遵循這兩種操作，完成了 program操作。
[0098]讀取過程中，只要在WL (字線)上施加特性的電壓(通常位于右邊區(qū)域的Vth最低位置附近)，判斷每一個存儲單元的奇偶(BL_0和BL_E)的大小即可讀取內(nèi)部存儲的數(shù)據(jù)。
[0099]為了方便本領(lǐng)域技術(shù)人員更好地理解本申請，以下通過一個完整示例更進(jìn)一步說明本申請:
[0100]1、選定第一存儲塊設(shè)置為第一存儲塊A，對應(yīng)位線設(shè)定為奇數(shù)位線BL_0 ;選定第一存儲塊相鄰的一個存儲塊設(shè)置為第二存儲塊B，對應(yīng)位線設(shè)定為偶數(shù)位線BL_E ;將所述第一存儲塊和第二存儲塊同一 WL (字線)上的cell (存儲單元)并聯(lián)，生成存儲位2c。
[0101]2、要對存儲位2c進(jìn)行寫入新數(shù)據(jù)55h(01010101b)，而此區(qū)域原有的舊數(shù)據(jù)為AAh(10101010b)。首先進(jìn)行erase指令，把這個區(qū)域的cell的Vth (閾值電壓)都置于很低的區(qū)域。然后進(jìn)行program指令,每一個邏輯值對應(yīng)的存儲cell的Vth分布區(qū)間。預(yù)置規(guī)定存儲單元中偶數(shù)位cell即BL_E閾值高于奇數(shù)位cell即BL_0代表邏輯1，反之偶數(shù)位cell即BL_E閾值低于奇數(shù)位cell即BL_0代表邏輯O。
[0102]3、新數(shù)據(jù)55h (OlOlOlOlb)中最低bit數(shù)據(jù)目標(biāo)值為邏輯1，則把此存儲單元的偶數(shù)cell即BL_E的Vth通過高壓pulse抬升閾值,而BL_0保持不變。對于次地位bit數(shù)據(jù)，目標(biāo)值為邏輯0，則把此存儲單元的奇數(shù)cell即BL_0的Vth通過高壓pulse抬升閾值，而BL_E保持不變。其他bit數(shù)據(jù)根據(jù)遵循這兩種操作，直到完成首位bit數(shù)據(jù)目標(biāo)值為邏輯O的program操作。
[0103]4、讀取存儲的數(shù)據(jù)55h (01010101b)，只要在存儲位2c的WL (字線)上施加特性的電壓(通常位于右邊區(qū)域的Vth最低位置附近)，判斷每一個存儲單元的奇偶(BL_0和BL_E)的大小即可讀取內(nèi)部存儲的數(shù)據(jù)。得到數(shù)據(jù)55h (01010101b)。
[0104]需要說明的是，對于方法實施例，為了簡單描述，故將其都表述為一系列的動作組合，但是本領(lǐng)域技術(shù)人員應(yīng)該知悉，本申請并不受所描述的動作順序的限制，因為依據(jù)本申請，某些步驟可以采用其他順序或者同時進(jìn)行。其次，本領(lǐng)域技術(shù)人員也應(yīng)該知悉，說明書中所描述的實施例均屬于優(yōu)選實施例，所涉及的動作并不一定是本申請所必須的。
[0105]參照圖3，示出了一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的實施例1的結(jié)構(gòu)框圖，具體可以包括:
[0106]存儲位生成模塊301，用于選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位；
[0107]在本申請的一種優(yōu)選實施例中，所述存儲位生成模塊301具體可以包括以下子模塊:
[0108]奇數(shù)位線設(shè)置子模塊，用于選定第一存儲塊設(shè)置為第一存儲塊，對應(yīng)位線設(shè)定為奇數(shù)位線；
[0109]偶數(shù)位線設(shè)置子模塊，用于選定第一存儲塊相鄰的一個存儲塊設(shè)置為第二存儲塊，對應(yīng)位線設(shè)定為偶數(shù)位線；
[0110]存儲單元并聯(lián)子模塊，用于將所述第一存儲塊和第二存儲塊同一字線上的存儲單元并聯(lián)，生成存儲位。
[0111]數(shù)據(jù)存儲模塊302，用于將I比特數(shù)據(jù)存儲在一個存儲位中。
[0112]在本申請的一種優(yōu)選實施例中，所述數(shù)據(jù)存儲模塊302具體可以包括以下子模塊:
[0113]閾值電壓差異增加子模塊，用于將所述存儲位的閾值電壓差異比所述存儲單元至少增大一倍；
[0114]閾值電壓表征子模塊，用于所述存儲位中兩個存儲單元閾值電壓的差異表征所述I比特數(shù)據(jù)。
[0115]參照圖4，示出了一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的裝置實施例2的結(jié)構(gòu)框圖，具體可以包括:
[0116]存儲位生成模塊401，用于選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位；
[0117]數(shù)據(jù)存儲模塊402，用于將I比特數(shù)據(jù)存儲在一個存儲位中。
[0118]數(shù)據(jù)寫入模塊403，用于根據(jù)所述I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位；
[0119]在本申請的一種優(yōu)選實施例中，所述數(shù)據(jù)寫入模塊403具體可以包括以下子模塊:
[0120]偶數(shù)位線電壓抬升子模塊，用于抬升所述存儲位中偶數(shù)位線存儲單元的閾值電壓，表征邏輯值為I的I比特數(shù)據(jù)；
[0121]奇數(shù)位線電壓抬升子模塊，用于抬升所述存儲位中奇數(shù)位線存儲單元的閾值電壓，表征邏輯值為O的I比特數(shù)據(jù)。
[0122]數(shù)據(jù)讀取模塊404，用于在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)。
[0123]在本申請的一種優(yōu)選實施例中，所述數(shù)據(jù)讀取模塊404具體可以包括以下子模塊:
[0124]閾值電壓判斷子模塊，用于將所述特性電壓和所述存儲位中存儲單元閾值電壓比較，判斷所述奇數(shù)位線存儲單元和偶數(shù)位線存儲單元閾值電壓的大?。?br> [0125]存儲單元選取子模塊，用于在所述閾值電壓大的存儲單元中讀取對應(yīng)數(shù)據(jù)。
[0126]由于所述裝置實施例基本相應(yīng)于前述方法實施例,故本實施例的描述中未詳盡之處，可以參見前述實施例中的相關(guān)說明，在此就不贅述了。
[0127]本領(lǐng)域內(nèi)的技術(shù)人員應(yīng)明白，本申請的實施例可提供為方法、系統(tǒng)、或計算機(jī)程序產(chǎn)品。因此，本申請可采用完全硬件實施例、完全軟件實施例、或結(jié)合軟件和硬件方面的實施例的形式。而且，本申請可采用在一個或多個其中包含有計算機(jī)可用程序代碼的計算機(jī)可用存儲介質(zhì)(包括但不限于磁盤存儲器、CD-ROM、光學(xué)存儲器等)上實施的計算機(jī)程序產(chǎn)品的形式。
[0128]本申請是參照根據(jù)本申請實施例的方法、設(shè)備(系統(tǒng))、和計算機(jī)程序產(chǎn)品的流程圖和/或方框圖來描述的。應(yīng)理解可由計算機(jī)程序指令實現(xiàn)流程圖和/或方框圖中的每一流程和/或方框、以及流程圖和/或方框圖中的流程和/或方框的結(jié)合?？商峁┻@些計算機(jī)程序指令到通用計算機(jī)、專用計算機(jī)、嵌入式處理機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器以產(chǎn)生一個機(jī)器，使得通過計算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備的處理器執(zhí)行的指令產(chǎn)生用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的裝置。
[0129]這些計算機(jī)程序指令也可存儲在能引導(dǎo)計算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備以特定方式工作的計算機(jī)可讀存儲器中，使得存儲在該計算機(jī)可讀存儲器中的指令產(chǎn)生包括指令裝置的制造品，該指令裝置實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能。
[0130]這些計算機(jī)程序指令也可裝載到計算機(jī)或其他可編程數(shù)據(jù)處理設(shè)備上，使得在計算機(jī)或其他可編程設(shè)備上執(zhí)行一系列操作步驟以產(chǎn)生計算機(jī)實現(xiàn)的處理，從而在計算機(jī)或其他可編程設(shè)備上執(zhí)行的指令提供用于實現(xiàn)在流程圖一個流程或多個流程和/或方框圖一個方框或多個方框中指定的功能的步驟。
[0131]盡管已描述了本申請的優(yōu)選實施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對這些實施例做出另外的變更和修改。所以，所附權(quán)利要求意欲解釋為包括優(yōu)選實施例以及落入本申請范圍的所有變更和修改。
[0132]最后，還需要說明的是，在本文中，諸如第一和第二等之類的關(guān)系術(shù)語僅僅用來將一個實體或者操作與另一個實體或操作區(qū)分開來，而不一定要求或者暗示這些實體或操作之間存在任何這種實際的關(guān)系或者順序。而且，術(shù)語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者設(shè)備不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者設(shè)備所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，并不排除在包括所述要素的過程、方法、物品或者設(shè)備中還存在另外的相同要素。
[0133]以上對本申請所提供的一種`非易失性存儲器差分存儲單元處理數(shù)據(jù)的方法和裝置進(jìn)行了詳細(xì)介紹，本文中應(yīng)用了具體個例對本申請的原理及實施方式進(jìn)行了闡述，以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領(lǐng)域的一般技術(shù)人員，依據(jù)本申請的思想，在【具體實施方式】及應(yīng)用范圍上均會有改變之處，綜上所述，本說明書內(nèi)容不應(yīng)理解為對本申請的限制。
【權(quán)利要求】
1.一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的方法，其特征在于，所述非易失性存儲器包括若干存儲塊；所述存儲塊包括若干存儲單元、一個源極選通管和一個漏極選通管，所述一個存儲單元對應(yīng)一個字線； 所述的方法，包括: 選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位； 將I比特數(shù)據(jù)存儲在一個存儲位中。
2.如權(quán)利要求1所述的方法，其特征在于，還包括: 根據(jù)所述I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位； 在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)。
3.如權(quán)利要求2所述的方法，其特征在于，所述選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位的步驟包括: 選定第一存儲塊設(shè) 置為第一存儲塊，對應(yīng)位線設(shè)定為奇數(shù)位線； 選定第一存儲塊相鄰的一個存儲塊設(shè)置為第二存儲塊，對應(yīng)位線設(shè)定為偶數(shù)位線； 將所述第一存儲塊和第二存儲塊同一字線上的存儲單元并聯(lián)，生成存儲位。
4.如權(quán)利要求3所述的方法，其特征在于，所述將I比特數(shù)據(jù)存儲在一個存儲位中的步驟包括: 將所述存儲位的閾值電壓差異比所述存儲單元至少增大一倍； 所述存儲位中兩個存儲單元閾值電壓的差異表征所述I比特數(shù)據(jù)。
5.如權(quán)利要求4所述的方法，其特征在于，所述根據(jù)I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位的步驟包括: 抬升所述存儲位中偶數(shù)位線存儲單元的閾值電壓，表征邏輯值為I的I比特數(shù)據(jù)； 抬升所述存儲位中奇數(shù)位線存儲單元的閾值電壓，表征邏輯值為O的I比特數(shù)據(jù)。
6.如權(quán)利要求4所述的方法，其特征在于，所述在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)的步驟包括: 將所述特性電壓和所述存儲位中存儲單元閾值電壓比較，判斷所述奇數(shù)位線存儲單元和偶數(shù)位線存儲單元閾值電壓的大??； 在所述閾值電壓大的存儲單元中讀取對應(yīng)數(shù)據(jù)。
7.一種非易失性存儲器差分存儲單元處理數(shù)據(jù)的裝置，其特征在于，所述非易失性存儲器包括若干存儲塊；所述存儲塊包括若干存儲單元、一個源極選通管和一個漏極選通管，所述一個存儲單元對應(yīng)一個字線； 所述的裝置，包括: 存儲位生成模塊，用于選取兩個存儲塊，將兩個存儲塊中同一字線上的存儲單元并聯(lián)，生成存儲位； 數(shù)據(jù)存儲模塊，用于將I比特數(shù)據(jù)存儲在一個存儲位中。
8.如權(quán)利要求7所述的裝置，其特征在于，還包括: 數(shù)據(jù)寫入模塊，用于根據(jù)所述I比特數(shù)據(jù)的邏輯值調(diào)整所述存儲位中對應(yīng)存儲單元的閾值電壓，將所述I比特數(shù)據(jù)寫入所述存儲位；數(shù)據(jù)讀取模塊，用于在字線上施加特性電壓，判斷所述字線上存儲位中存儲單元閾值電壓值，讀取所述存儲位中的數(shù)據(jù)。
9.如權(quán)利要求8所述的裝置，其特征在于，所述存儲位生成模塊包括: 奇數(shù)位線設(shè)置子模塊，用于選定第一存儲塊設(shè)置為第一存儲塊，對應(yīng)位線設(shè)定為奇數(shù)位線； 偶數(shù)位線設(shè)置子模塊，用于選定第一存儲塊相鄰的一個存儲塊設(shè)置為第二存儲塊，對應(yīng)位線設(shè)定為偶數(shù)位線； 存儲單元并聯(lián)子模塊，用于將所述第一存儲塊和第二存儲塊同一字線上的存儲單元并聯(lián)，生成存儲位。
10.如權(quán)利要求9所述的裝置，其特征在于，所述數(shù)據(jù)存儲模塊包括: 閾值電壓差異增加子模塊，用于將所述存儲位的閾值電壓差異比所述存儲單元至少增大一倍； 閾值電壓表征子模塊，用于所述存儲位中兩個存儲單元閾值電壓的差異表征所述I比特數(shù)據(jù)。
11.如權(quán)利要求10所述的裝置，其特征在于，所述數(shù)據(jù)寫入模塊包括: 偶數(shù)位線電壓抬升子模塊，用于抬升所述存儲位中偶數(shù)位線存儲單元的閾值電壓，表征邏輯值為I的I比特數(shù)據(jù)； 奇數(shù)位線電壓抬升子模塊，用于抬升所述存儲位中奇數(shù)位線存儲單元的閾值電壓，表征邏輯值為O的I比特數(shù)據(jù)。`
12.如權(quán)利要求11所述的裝置，其特征在于，所述數(shù)據(jù)讀取模塊包括: 閾值電壓判斷子模塊，用于將所述特性電壓和所述存儲位中存儲單元閾值電壓比較，判斷所述奇數(shù)位線存儲單元和偶數(shù)位線存儲單元閾值電壓的大小； 存儲單元選取子模塊，用于在所述閾值電壓大的存儲單元中讀取對應(yīng)數(shù)據(jù)。
【文檔編號】G11C16/06GK103456354SQ201210170468
【公開日】2013年12月18日 申請日期:2012年5月28日 優(yōu)先權(quán)日:2012年5月28日
【發(fā)明者】蘇志強(qiáng), 張現(xiàn)聚, 劉奎偉, 丁沖 申請人:北京兆易創(chuàng)新科技股份有限公司