專利名稱：整合有閃存和eeprom的存儲(chǔ)器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路，特別是涉及一種整合有閃存和EEPROM的存儲(chǔ)器。
背景技術(shù)：
現(xiàn)今集成電路中，閃存(Flash)和電可擦除只讀存儲(chǔ)器(EEPROM)是普遍使用的兩種嵌入式非易失型存儲(chǔ)器。兩者各有優(yōu)缺點(diǎn)，F(xiàn)lash面積小，但只支持頁(yè)擦寫不支持字節(jié)擦寫；EEPR0M支持字節(jié)擦寫，但面積較大。而在很多應(yīng)用中，既用到頁(yè)擦寫和又用到字節(jié)擦寫，以頁(yè)擦寫為主，字節(jié)擦寫為輔。普遍的做法是:直接采用EEPR0M，或采用Flash和EEPROM兩個(gè)IP，IP為集成電路設(shè)計(jì)中預(yù)先設(shè)計(jì)、驗(yàn)證好的功能模塊，面積消耗較大。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種整合有閃存和EEPROM的存儲(chǔ)器，能將閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列整合到同一 IP內(nèi)，能實(shí)現(xiàn)頁(yè)擦寫和字節(jié)擦寫兩種擦寫方式，還能縮小芯片面積。為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種整合有閃存和EEPROM的存儲(chǔ)器，閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列形成于同一存儲(chǔ)器模塊內(nèi)，所述EEPROM存儲(chǔ)陣列位于所述閃存存儲(chǔ)陣列的旁側(cè)，所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列共用周邊電路；所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列的P阱互相隔離，所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列的字線互相獨(dú)立、且分別提供電壓。進(jìn)一步的改進(jìn)是，所述閃存存儲(chǔ)陣列由行列排列的多個(gè)閃存器件組成，所有的所述閃存器件形成于同一 P阱中，每一行的所述閃存器件的字線都連接在一起。進(jìn)一步的改進(jìn)是，所述EEPROM存儲(chǔ)陣列包括I列以上，所述EEPROM存儲(chǔ)陣列的每一列都包括多個(gè)EEPROM器件，各列的所述EEPROM器件排列成行列結(jié)構(gòu)；每一列的所述EEPROM器件形成于同一 P阱中，不同列之間的P阱互相隔離；同一行不同列的各所述EEPROM器件的字線互相獨(dú)立、且分別提供電壓。進(jìn)一步的改進(jìn)是，所述周邊電路包括行解碼器、靈敏放大器、電流源產(chǎn)生電路、電荷泵電路、數(shù)據(jù)鎖存電路以及列選擇電路；所述數(shù)據(jù)鎖存電路包括一擦寫標(biāo)志位，所述擦寫標(biāo)志位用于控制所選定的列進(jìn)行擦寫操作。本發(fā)明能將閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列整合到同一 IP如嵌入式非揮發(fā)性存儲(chǔ)器模塊內(nèi)，能實(shí)現(xiàn)頁(yè)擦寫和字節(jié)擦寫兩種擦寫方式，能實(shí)現(xiàn)以頁(yè)擦寫為主、字節(jié)擦寫為輔的運(yùn)用。本發(fā)明的閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列共用周邊解碼電路、靈敏放大器以及電荷泵等電路，能縮小芯片面積，節(jié)省成本。


下面結(jié)合附圖和具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明:
圖1是本發(fā)明實(shí)施例整合有閃存和EEPROM的存儲(chǔ)器陣列示意框圖；圖2是本發(fā)明實(shí)施例整合有閃存和EEPROM的存儲(chǔ)器單元結(jié)構(gòu)示意圖。
具體實(shí)施例方式如圖1所示，是本發(fā)明實(shí)施例整合有閃存和EEPROM的存儲(chǔ)器陣列示意框圖。本發(fā)明實(shí)施例整合有閃存和EEPROM的存儲(chǔ)器的閃存(Flash)存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列形成于同一存儲(chǔ)器模塊內(nèi)。Flash存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列都采用SONOS (硅-氧化硅-氮化硅-氧化硅-硅)工藝形成。所述EEPROM存儲(chǔ)陣列位于所述閃存存儲(chǔ)陣列的旁側(cè)。所述EEPROM存儲(chǔ)陣列包括I列以上。每一列如圖1中所示的EEPROM存儲(chǔ)陣列」^七6_1。所述EEPROM存儲(chǔ)陣列的列數(shù)的多少根據(jù)實(shí)際需要確定。所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列共用周邊電路；如圖1中所示的數(shù)據(jù)鎖存電路以及列選擇電路。所述周邊電路還包括行解碼器、靈敏放大器、電流源產(chǎn)生電路、電荷泵電路等。所述數(shù)據(jù)鎖存電路包括一擦寫標(biāo)志位，所述擦寫標(biāo)志位用于控制所選定的列進(jìn)行擦寫操作。本發(fā)明實(shí)施例中，在進(jìn)行鎖存數(shù)據(jù)操作時(shí)，不僅要將需要些的數(shù)據(jù)鎖存到寄存器中，同時(shí)還要將所述擦寫標(biāo)志位置高電位，這樣才能對(duì)選定的所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列進(jìn)行擦寫操作。所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列的P阱互相隔離，所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列的字線互相獨(dú)立、且分別提供電壓。如圖2所示，是本發(fā)明 實(shí)施例整合有閃存和EEPROM的存儲(chǔ)器單元結(jié)構(gòu)示意圖。所述閃存存儲(chǔ)陣列由行列排列的多個(gè)閃存器件組成，所有的所述閃存器件形成于同一 P阱中，如圖2中，所有的閃存器件的襯底即P阱都連接在一起，形成的連線為襯底線Pwell_f0每一列的所述閃存器件的位線、源線都連在一起，如圖2中的位線BL_f_0、BL_f_l，源線SL_f_0、SL_f_0所示。每一行的所述閃存器件的字線都連接在一起，圖2中示出的所述閃存器件的兩行字線分別為字線WL_f_0和WL_f_l，字線WL_f_0和WL_f_l分別通過(guò)開關(guān)連接到字線GWL_0和GWL_1上。由字線GWL_0和GWL_1以及其它字線GWL_*的電位來(lái)控制哪一行被選中進(jìn)行擦寫操作。所述EEPROM存儲(chǔ)陣列包括I列以上，圖2中示出了 2列。所述EEPROM存儲(chǔ)陣列的每一列都包括多個(gè)EEPROM器件，各列的所述EEPROM器件排列成行列結(jié)構(gòu)。每一列的所述EEPROM器件形成于同一 P阱中，不同列之間的P阱互相隔離；如圖2中的每列的所述EEPROM器件即P阱都連接在一起，形成的連線為分別為襯底線Pwell_e_0、Pwell_e_l，襯底線Pwell_e_0和Pwell_e_l之間是隔離的。每一列的所述EEPROM器件的位線、源線都連在一起，如圖2中的位線BL_e_0、BL_e_l，源線SL_e_0、SL_e_0所示。同一行不同列的各所述EEPROM器件的字線互相獨(dú)立、且分別提供電壓。如圖2中所示，第一行的所述EEPROM器件的字線WL_e_0_0和WL_e_l_0是互相隔離的，并分別通過(guò)一個(gè)開關(guān)連接到字線GWL_0上 ’第二行的所述EEPROM器件的字線WL_e_0_l和WL_e_l_l也是互相隔離的，并分別通過(guò)一個(gè)開關(guān)連接到字線GWL_1上。由圖2可知，其中Flash存儲(chǔ)陣列，每頁(yè)(行)的字節(jié)之間襯底沒(méi)有隔離，WL也都連在一起，只支持頁(yè)擦寫；EEPR0M存儲(chǔ)陣列，每頁(yè)的每個(gè)字節(jié)襯底和WL都相互隔離，支持字節(jié)擦寫。本發(fā)明實(shí)施例對(duì)Flash存儲(chǔ)陣列進(jìn)行擦寫時(shí)，EEPROM存儲(chǔ)陣列中的存儲(chǔ)單元的WL, BL、SL以及襯底都接地，從而不會(huì)有擦寫動(dòng)作；同樣，對(duì)其中任一 EEPROM存儲(chǔ)陣列的列進(jìn)行擦寫時(shí)，其他列的EEPROM存儲(chǔ)陣列和Flash存儲(chǔ)陣列也不會(huì)有擦寫動(dòng)作；當(dāng)然也可以同時(shí)對(duì)Flash、EEPROM存儲(chǔ)陣列進(jìn)行擦寫。至于那塊陣列中的單元被進(jìn)行擦寫操作，這完全取決于擦寫之前的數(shù)據(jù)鎖存操作。數(shù)據(jù)鎖存電路中的所述擦寫標(biāo)志位用于控制圖2中的開關(guān)以及產(chǎn)生Pwell、BL、SL電位。例如，要對(duì)Flash存儲(chǔ)陣列進(jìn)行擦寫操作，這需要對(duì)Flash存儲(chǔ)陣列對(duì)應(yīng)的數(shù)據(jù)鎖存電路進(jìn)行數(shù)據(jù)鎖存操作，F(xiàn)lash存儲(chǔ)陣列對(duì)應(yīng)的標(biāo)志位會(huì)被置高，則圖2中Flash存儲(chǔ)陣列中所有開關(guān)導(dǎo)通，EEPROM存儲(chǔ)陣列中所有開關(guān)關(guān)斷，這樣所有Flash存儲(chǔ)陣列單元的柵極被置為相應(yīng)的高電位，所有EEPROM存儲(chǔ)陣列單元的柵極接地；同時(shí)Flash存儲(chǔ)陣列對(duì)應(yīng)的PwelUBL, SL都會(huì)被賦予相應(yīng)的高電位，所有EEPROM各自對(duì)應(yīng)的Pwell、BL、SL都會(huì)接地。這樣，F(xiàn)lash存儲(chǔ)陣列單元各端都被置為相應(yīng)的高電位，實(shí)現(xiàn)擦寫操作，而所有EEPROM存儲(chǔ)陣列單元各端都接地，不會(huì)被進(jìn)行擦寫操作。“讀”操作時(shí)，F(xiàn)lash存儲(chǔ)陣列與各列的EEPROM存儲(chǔ)陣列共用靈敏放大器，由列選擇電路選擇“讀” Flash存儲(chǔ)陣列中的存儲(chǔ)單元或是某列EEPROM存儲(chǔ)陣列中的存儲(chǔ)單元。以上通過(guò)具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說(shuō)明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.一種整合有閃存和EEPROM的存儲(chǔ)器，其特征在于: 閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列形成于同一存儲(chǔ)器模塊內(nèi)，所述EEPROM存儲(chǔ)陣列位于所述閃存存儲(chǔ)陣列的旁側(cè)，所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列共用周邊電路； 所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列的P阱互相隔離，所述閃存存儲(chǔ)陣列和所述EEPROM存儲(chǔ)陣列的字線互相獨(dú)立、且分別提供電壓。
2.按權(quán)利要求1所述的整合有閃存和EEPROM的存儲(chǔ)器，其特征在于:所述閃存存儲(chǔ)陣列由行列排列的多個(gè)閃存器件組成，所有的所述閃存器件形成于同一 P阱中，每一行的所述閃存器件的字線都連接在一起。
3.按權(quán)利要求1所述的整合有閃存和EEPROM的存儲(chǔ)器，其特征在于:所述EEPROM存儲(chǔ)陣列包括I列以上，所述EEPROM存儲(chǔ)陣列的每一列都包括多個(gè)EEPROM器件，各列的所述EEPROM器件排列成行列結(jié)構(gòu)；每一列的所述EEPROM器件形成于同一 P阱中，不同列之間的P阱互相隔離；同一行不同列的各所述EEPROM器件的字線互相獨(dú)立、且分別提供電壓。
4.按權(quán)利要求1所述的整合有閃存和EEPROM的存儲(chǔ)器，其特征在于:所述周邊電路包括行解碼器、靈敏放大器、電流源產(chǎn)生電路、電荷泵電路、數(shù)據(jù)鎖存電路以及列選擇電路；所述數(shù)據(jù)鎖存電路包括一擦寫標(biāo)志位，所述擦寫標(biāo)志位用于控制所選定的列進(jìn)行擦寫操作。
全文摘要
本發(fā)明公開了一種整合有閃存和EEPROM的存儲(chǔ)器，閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列形成于同一存儲(chǔ)器模塊內(nèi)，EEPROM存儲(chǔ)陣列位于閃存存儲(chǔ)陣列的旁側(cè)，閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列共用周邊電路。閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列的P阱互相隔離，閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列的字線互相獨(dú)立、且分別提供電壓。本發(fā)明能將閃存存儲(chǔ)陣列和EEPROM存儲(chǔ)陣列整合到同一IP內(nèi)，能實(shí)現(xiàn)頁(yè)擦寫和字節(jié)擦寫兩種擦寫方式，能共用周邊電路、縮小芯片面積。
文檔編號(hào)G11C16/26GK103093820SQ20111034432
公開日2013年5月8日 申請(qǐng)日期2011年11月4日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者馮國(guó)友, 朱瑤華 申請(qǐng)人:上海華虹Nec電子有限公司