一種半導(dǎo)體器件及其制造方法
【專(zhuān)利摘要】本發(fā)明提供一種半導(dǎo)體器件及其制造方法，包括提供設(shè)置有邏輯電路區(qū)域及閃存單元區(qū)域的襯底，在襯底上形成邏輯多晶硅層；在邏輯多晶硅層上形成緩沖氧化物層，去除閃存單元區(qū)域上的緩沖氧化物層，減薄閃存單元區(qū)域上的邏輯多晶硅層厚度，邏輯電路區(qū)域上保留有緩沖氧化物層；于閃存單元區(qū)域上刻蝕出貫穿邏輯多晶硅層的多個(gè)溝槽；在上述形成的結(jié)構(gòu)表面形成多晶硅層，去除邏輯電路區(qū)域上方的緩沖氧化物層及多晶硅層。本發(fā)明在邏輯電路區(qū)域上僅形成一層邏輯多晶硅層，避免兩層多晶硅柵結(jié)構(gòu)之間的界面減弱邏輯電路區(qū)域中的器件性能，閃存單元區(qū)域上仍為兩層多晶硅柵結(jié)構(gòu)，不影響閃存單元的工作，進(jìn)而可提高嵌入式閃存的工作性能。
【專(zhuān)利說(shuō)明】
一種半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別是涉及一種半導(dǎo)體器件及其制造方法?！颈尘凹夹g(shù)】
[0002]嵌入式閃存(Embedded Flash)技術(shù)將閃存存儲(chǔ)器電路嵌入到標(biāo)準(zhǔn)的邏輯或混合電路工藝中，由于高效集成的優(yōu)勢(shì)，已被廣泛應(yīng)用到各種消費(fèi)電子產(chǎn)品、工業(yè)應(yīng)用、個(gè)人電腦和有線通訊設(shè)備。
[0003]如圖1?圖3所示，現(xiàn)有技術(shù)中的構(gòu)成存儲(chǔ)器電路的閃存單元通常是兩層多晶硅柵結(jié)構(gòu)，其制造方法如下:
[0004]如圖1所示，提供一包括邏輯電路區(qū)域111及閃存單元區(qū)域112的襯底，所述襯底還包括設(shè)置于所述閃存單元區(qū)域上的浮柵層113以及設(shè)置于所述浮柵層113上的氧化物-氮化物-氧化物介質(zhì)層(0N0, Oxide Nitride Oxide) 114;在所述襯底上沉積第一多晶硅層12。
[0005]如圖2所示，在所述第一多晶硅層12上涂光刻膠13,然后在所述閃存單元區(qū)域 112上刻蝕出貫穿所述第一多晶硅層12及所述氧化物-氮化物-氧化物介質(zhì)層114的溝槽。
[0006]如圖3所示，去除所述光刻膠層13,在所述第一多晶硅層12及所述溝槽內(nèi)沉積第二多晶硅層14,以此形成兩層多晶硅柵結(jié)構(gòu)。
[0007]上述兩層多晶硅柵結(jié)構(gòu)之間會(huì)形成一個(gè)界面，如圖3所示，所述界面位于所述第一多晶硅層12及所述第二多晶硅層14之間，該界面會(huì)使所述邏輯電路區(qū)域111中的器件性能減弱，影響邏輯電路工作，因此如何使兩層多晶硅柵結(jié)構(gòu)之間的界面不影響邏輯或混合電路中器件的性能進(jìn)而提高嵌入式閃存的性能已成為本領(lǐng)域技術(shù)人員亟待解決的問(wèn)題之一。
【發(fā)明內(nèi)容】

[0008]鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn)，本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制造方法，用于解決現(xiàn)有技術(shù)中兩層多晶硅柵結(jié)構(gòu)之間的界面使邏輯電路區(qū)域中的器件性能減弱，進(jìn)而影響邏輯電路工作的問(wèn)題。
[0009]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種半導(dǎo)體器件的制造方法，所述半導(dǎo)體器件的制造方法至少包括:
[0010]步驟一:提供一襯底，所述襯底包括邏輯電路區(qū)域及閃存單元區(qū)域，在所述襯底上形成邏輯多晶硅層；
[0011]步驟二:在所述邏輯多晶硅層上形成緩沖氧化物層，去除所述閃存單元區(qū)域上的緩沖氧化物層，減薄所述閃存單元區(qū)域上的邏輯多晶硅層厚度，所述邏輯電路區(qū)域上保留有緩沖氧化物層；
[0012]步驟三:于所述閃存單元區(qū)域上刻蝕出貫穿所述邏輯多晶硅層的多個(gè)溝槽；
[0013]步驟四:在步驟三形成的結(jié)構(gòu)表面形成多晶硅層，去除所述邏輯電路區(qū)域上方的緩沖氧化物層及多晶硅層。
[0014]優(yōu)選地，步驟一中提供的襯底的閃存單元區(qū)域上還設(shè)置有浮柵層及位于所述浮柵層上方的氧化物-氮化物-氧化物介質(zhì)層。
[0015]更優(yōu)選地，步驟三中，多個(gè)溝槽貫穿所述浮柵層上方的氧化物-氮化物-氧化物介質(zhì)層。
[0016]優(yōu)選地，步驟二采用濕法刻蝕去除所述閃存單元區(qū)域上的緩沖氧化物層。
[0017]優(yōu)選地，步驟二采用研磨的方式減薄所述閃存單元區(qū)域上的邏輯多晶硅層。
[0018]優(yōu)選地，所述閃存單元區(qū)域上的邏輯多晶硅層厚度減薄至300埃?500埃。
[0019]優(yōu)選地，步驟四采用干法刻蝕去除所述邏輯電路區(qū)域上方的緩沖氧化物層及多晶娃層。
[0020]為實(shí)現(xiàn)上述目的及其他相關(guān)目的，本發(fā)明提供一種半導(dǎo)體器件，所述半導(dǎo)體器件至少包括:位于襯底上的邏輯電路區(qū)域及閃存單元區(qū)域，邏輯多晶硅層設(shè)置于所述邏輯電路區(qū)域及所述閃存單元區(qū)域上，所述閃存單元區(qū)域上方的邏輯多晶硅層上設(shè)置有多晶硅層。
[0021]優(yōu)選地，所述閃存單元區(qū)域與所述邏輯多晶硅層之間還設(shè)置有浮柵層及氧化物-氮化物-氧化物介質(zhì)層，所述氧化物_氮化物_氧化物介質(zhì)層位于所述浮柵層上。
[0022]如上所述，本發(fā)明的半導(dǎo)體器件及其制造方法，具有以下有益效果:
[0023]本發(fā)明的半導(dǎo)體器件及其制造方法采用新的制造方法在邏輯電路區(qū)域上僅形成一層邏輯多晶硅層，避免兩層多晶硅柵結(jié)構(gòu)之間的界面減弱邏輯電路區(qū)域中的器件性能， 進(jìn)而提尚嵌入式閃存的工作性能?！靖綀D說(shuō)明】
[0024]圖1?圖3顯示為現(xiàn)有技術(shù)中的嵌入式閃存多晶硅柵結(jié)構(gòu)制造方法各步驟所呈現(xiàn)的橫截面示意圖。
[0025]圖4顯示為本發(fā)明的半導(dǎo)體器件的制造方法流程示意圖。
[0026]圖5?圖11顯示為本發(fā)明的半導(dǎo)體器件的制造方法各步驟所呈現(xiàn)的橫截面示意圖。
[0027]圖12顯示為本發(fā)明的半導(dǎo)體器件的結(jié)構(gòu)示意圖。
[0028]元件標(biāo)號(hào)說(shuō)明
[0029]111邏輯電路區(qū)域
[0030]112閃存單元區(qū)域
[0031]113浮柵層[〇〇32]114氧化物-氮化物-氧化物介質(zhì)層
[0033]12第一多晶硅層
[0034]13光刻膠
[0035]14第二多晶硅層
[0036]2半導(dǎo)體器件
[0037]211邏輯電路區(qū)域
[0038]212閃存單元區(qū)域
[0039]213浮柵層
[0040]214氧化物-氮化物-氧化物介質(zhì)層
[0041]22邏輯多晶硅層
[0042]23緩沖氧化物層
[0043]24第一光刻膠層
[0044]25第二光刻膠層
[0045]26多晶硅層
[0046]27第三光刻膠層
[0047]S1?S4步驟一?步驟四【具體實(shí)施方式】
[0048]以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的【具體實(shí)施方式】加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。
[0049]請(qǐng)參閱圖4?圖12。需要說(shuō)明的是，本實(shí)施例中所提供的圖示僅以示意方式說(shuō)明本發(fā)明的基本構(gòu)想，遂圖式中僅顯示與本發(fā)明中有關(guān)的組件而非按照實(shí)際實(shí)施時(shí)的組件數(shù)目、形狀及尺寸繪制，其實(shí)際實(shí)施時(shí)各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復(fù)雜。
[0050]如圖4?圖12所示，本發(fā)明提供一種半導(dǎo)體器件的制造方法，所述半導(dǎo)體器件的制造方法至少包括:
[0051]步驟一 S1:提供一襯底，所述襯底包括邏輯電路區(qū)域21及閃存單元區(qū)域22,在所述襯底上形成邏輯多晶硅層22。
[0052]具體地，如圖5所示，所述襯底至少包括邏輯電路區(qū)域211及閃存單元區(qū)域212,所述邏輯電路區(qū)域211與所述閃存單元區(qū)域212處于同一襯底上，所述邏輯電路區(qū)域211位于所述閃存單元區(qū)域212的左側(cè)。所述閃存單元區(qū)域212上設(shè)置有浮柵層213及位于所述浮柵層213上方的氧化物-氮化物-氧化物介質(zhì)層214。
[0053]在本實(shí)施例中，所述邏輯多晶硅層22通過(guò)如化學(xué)氣相沉積或熱氧化等方法制備于所述邏輯電路區(qū)域211表面及所述閃存單元區(qū)域212上的氧化物-氮化物-氧化物介質(zhì)層214表面，所述邏輯多晶硅層22的厚度設(shè)定為1000埃。
[0054]步驟二S2:在所述邏輯多晶硅層22上形成緩沖氧化物層23,去除所述閃存單元區(qū)域上的緩沖氧化物層，減薄所述閃存單元區(qū)域上的邏輯多晶硅層厚度，所述邏輯電路區(qū)域上保留有緩沖氧化物層。
[0055]具體地，如圖6所示，所述緩沖氧化物層23通過(guò)如化學(xué)氣相沉積或熱氧化等方法制備于所述邏輯多晶硅層22表面。
[0056]如圖7所示，在本實(shí)施例中，在所述緩沖氧化物層23表面通過(guò)旋涂或噴涂形成第一光刻膠層24,并曝光；然后采用濕法刻蝕去除所述閃存單元區(qū)域212上的光刻膠層及緩沖氧化物層。
[0057]如圖8所示，在本實(shí)施例中，通過(guò)研磨的方式將所述閃存單元區(qū)域212上的邏輯多晶硅層22減薄，所述閃存單元區(qū)域212上的邏輯多晶硅層22的厚度設(shè)置在300埃?500 埃。所述邏輯電路區(qū)域211上的緩沖氧化物層23同時(shí)被研磨，但仍保留有一部分緩沖氧化物層23。減薄所述閃存單元區(qū)域212上的邏輯多晶硅層22的方法并不僅限于本實(shí)施例所列舉的研磨，也可采用刻蝕等方法，在此不一一贅述。
[0058]步驟三S3:于所述閃存單元區(qū)域212上刻蝕出貫穿所述邏輯多晶硅層22的多個(gè)溝槽。
[0059]具體地，如圖9所示，在本實(shí)施例中，在所述緩沖氧化物層23及所述邏輯多晶硅層 22表面通過(guò)旋涂或噴涂形成第二光刻膠層25,并曝光。然后在所述閃存單元區(qū)域212上刻蝕出多個(gè)溝槽，所述溝槽貫穿所述邏輯多晶硅層22及所述氧化物-氮化物-氧化物介質(zhì)層 214,本步驟中可以采用干法刻蝕或濕法刻蝕，由于干法刻蝕的精度較高，本實(shí)施例中優(yōu)選為干法刻蝕。接著，去除所述第二光刻膠層25。
[0060]步驟四S4:在步驟三形成的結(jié)構(gòu)表面形成多晶硅層26,去除所述邏輯電路區(qū)域 211上方的緩沖氧化物層23及多晶硅層26。
[0061]具體地，如圖10所示，所述多晶硅層26通過(guò)如化學(xué)氣相沉積或熱氧化等方法制備于所述緩沖氧化物層23及所述邏輯多晶硅層22表面，所述溝槽內(nèi)形成凹陷。
[0062]如圖11所示，在所述多晶硅層26表面通過(guò)旋涂或噴涂形成第三光刻膠層27,并曝光；然后通過(guò)刻蝕去除所述邏輯電路區(qū)域211上方的緩沖氧化物層23及多晶硅層26,本步驟中可以采用干法刻蝕或濕法刻蝕，由于干法刻蝕的精度較高，本實(shí)施例中優(yōu)選為干法刻蝕。接著，去除所述第三光刻膠層27,形成嵌入式閃存的柵結(jié)構(gòu)。
[0063]如圖12所示，上述方法制成的半導(dǎo)體器件2包括:
[0064]襯底，所述襯底包括邏輯電路區(qū)域211、閃存單元區(qū)域212、位于所述閃存單元區(qū)域212上的浮柵層213以及位于所述浮柵層213上的氧化物-氮化物-氧化物介質(zhì)層214。
[0065]邏輯多晶硅層22,設(shè)置于所述邏輯電路區(qū)域211及所述氧化物-氮化物-氧化物介質(zhì)層214上。
[0066]以及位于所述閃存單元區(qū)域212上方邏輯多晶硅層22上多晶硅層26。
[0067]所述半導(dǎo)體器件2的邏輯電路區(qū)域211上經(jīng)設(shè)置一層邏輯多晶硅層22,避免兩層多晶硅柵結(jié)構(gòu)之間的界面減弱邏輯電路區(qū)域中的器件性能；同時(shí)閃存單元區(qū)域212上設(shè)置有邏輯多晶硅層22及多晶硅層26,仍為兩層多晶硅柵結(jié)構(gòu)，不影響閃存單元的工作；因此可有效提高嵌入式閃存的工作性能。
[0068]綜上所述，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供一襯底，所述襯底包括邏輯電路區(qū)域及閃存單元區(qū)域，在所述襯底上形成邏輯多晶硅層；在所述邏輯多晶硅層上形成緩沖氧化物層，去除所述閃存單元區(qū)域上的緩沖氧化物層，減薄所述閃存單元區(qū)域上的邏輯多晶硅層厚度，所述邏輯電路區(qū)域上保留有緩沖氧化物層；于所述閃存單元區(qū)域上刻蝕出貫穿所述邏輯多晶硅層的多個(gè)溝槽；在上述形成的結(jié)構(gòu)表面形成多晶硅層，去除所述邏輯電路區(qū)域上方的緩沖氧化物層及多晶硅層。本發(fā)明的半導(dǎo)體器件及其制造方法采用新的制造方法在邏輯電路區(qū)域上僅形成一層邏輯多晶硅層，避免兩層多晶硅柵結(jié)構(gòu)之間的界面減弱邏輯電路區(qū)域中的器件性能，進(jìn)而提高嵌入式閃存的工作性能。所以，本發(fā)明有效克服了現(xiàn)有技術(shù)中的種種缺點(diǎn)而具高度產(chǎn)業(yè)利用價(jià)值。
[0069] 上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所揭示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體器件的制造方法，其特征在于，所述半導(dǎo)體器件的制造方法至少包括: 步驟一:提供一襯底，所述襯底包括邏輯電路區(qū)域及閃存單元區(qū)域，在所述襯底上形成邏輯多晶娃層；步驟二:在所述邏輯多晶硅層上形成緩沖氧化物層，去除所述閃存單元區(qū)域上的緩沖 氧化物層，減薄所述閃存單元區(qū)域上的邏輯多晶硅層厚度，所述邏輯電路區(qū)域上保留有緩 沖氧化物層；步驟三:于所述閃存單元區(qū)域上刻蝕出貫穿所述邏輯多晶硅層的多個(gè)溝槽；步驟四:在步驟三形成的結(jié)構(gòu)表面形成多晶硅層，去除所述邏輯電路區(qū)域上方的緩沖 氧化物層及多晶硅層。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于:步驟一中提供的襯底 的閃存單元區(qū)域上還設(shè)置有浮柵層及位于所述浮柵層上方的氧化物-氮化物-氧化物介質(zhì)層。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的制造方法，其特征在于:步驟三中，多個(gè)溝槽貫 穿所述浮柵層上方的氧化物-氮化物-氧化物介質(zhì)層。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于:步驟二采用濕法刻蝕 去除所述閃存單元區(qū)域上的緩沖氧化物層。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于:步驟二采用研磨的方 式減薄所述閃存單元區(qū)域上的邏輯多晶硅層。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于:所述閃存單元區(qū)域上 的邏輯多晶硅層厚度減薄至300埃?500埃。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于:步驟四采用干法刻蝕 去除所述邏輯電路區(qū)域上方的緩沖氧化物層及多晶硅層。8.—種半導(dǎo)體器件，其特征在于，所述半導(dǎo)體器件至少包括:位于襯底上的邏輯電路區(qū)域及閃存單元區(qū)域，邏輯多晶硅層設(shè)置于所述邏輯電路區(qū)域 及所述閃存單元區(qū)域上，所述閃存單元區(qū)域上方的邏輯多晶硅層上設(shè)置有多晶硅層。9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于:所述閃存單元區(qū)域與所述邏輯多 晶硅層之間還設(shè)置有浮柵層及氧化物-氮化物-氧化物介質(zhì)層，所述氧化物-氮化物-氧 化物介質(zhì)層位于所述浮柵層上。
【文檔編號(hào)】H01L27/115GK105990368SQ201510094987
【公開(kāi)日】2016年10月5日
【申請(qǐng)日】2015年3月3日
【發(fā)明人】陳建奇
【申請(qǐng)人】中芯國(guó)際集成電路制造(上海)有限公司