專利名稱：一種嵌位電壓產(chǎn)生電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種嵌位電壓產(chǎn)生電路。
背景技術(shù)：
在非易失性存儲器集成電路中，為了降低“讀”操作時對存儲單元性能的影響(read disturb),需要限制BL(Bit Line,位線)的電位，因此需要一個嵌位電路。一般嵌位BL電壓的方法是在SA(Sense Amplifier，靈敏放大器)電路中增加一 N管(如

圖1所示)，通過限制柵極電壓來嵌位BL電壓或用一反相器來嵌位BL電位(如圖2所示)。根據(jù)SA的類型特性，為了提高SA的“讀”操作在不同電源電壓、不同工藝角時的性能，柵極電壓需隨著電路電源電壓VDD的上升而按照一定的比例系數(shù)上升，隨著PMOS管Vt (閾值電壓)絕對值的上升而按照一定的比例系數(shù)下降，現(xiàn)有的嵌位BL電壓電路要么沒有電源電壓、工藝角補(bǔ)償，要么有補(bǔ)償?shù)壤禂?shù)不可調(diào)。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種嵌位電壓產(chǎn)生電路能提高SA的“讀”操作在不同電源電壓、不同工藝角時的性能。為解決上述技術(shù)問題本發(fā)明的嵌位電壓產(chǎn)生電路，包括:運(yùn)算放大器Al，其反相輸入端連接參考電壓，其正相輸入端通過電阻Rl內(nèi)部接地，其輸出端連接PMOS管Pl和PMOS管P2的柵極；電源電壓VDD，連接PMOS管Pl、PMOS管P2和PMOS管P3的源極；PMOS管P1，其漏極通過串聯(lián)的電阻R2和電阻Rl內(nèi)部接地；PMOS管P2，其漏極連接NMOS管NI的漏極；PMOS管P3，其柵極與漏極短接后通過串聯(lián)的電阻R4和電阻R3內(nèi)部接地；NMOS管NI，其柵極與漏極短接后連接電路輸出端，其源極通過電阻R3內(nèi)部接地。進(jìn)一步改進(jìn)，PMOS管P2，其漏極連接電路輸出端，通過電阻R3內(nèi)部接地，通過電阻R4連接PMOS管P3漏極。進(jìn)一步改進(jìn)，PMOS管P4，其柵極與漏極短接后通過電阻R3內(nèi)部接地，通過電阻R4通過電阻R4連接PMOS管P3漏極，其源極連接PMOS管P2漏極和電路輸出端。進(jìn)一步改進(jìn)，電源電壓VDD，連接PMOS管Pl和PMOS管P2的源極，通過串聯(lián)的電阻R4和電阻R3內(nèi)部接地。本發(fā)明的嵌位電壓產(chǎn)生電路能產(chǎn)生一個隨著電源電壓VDD上升而上升，隨著PMOS管電壓Vt (閾值電壓)絕對值的上升而下降的電壓vl im_bl，通過一個高壓NMOS管Ml輸出vlim到SA，從而起到嵌位BL電位的作用。本發(fā)明的電路首先利用運(yùn)算放大器產(chǎn)生一路基準(zhǔn)電流，然后利用該基準(zhǔn)電流的鏡像電流與一路與電源電壓和PMOS管Vt相關(guān)的電流之和產(chǎn)生一帶電源電壓、PMOS管Vt補(bǔ)償?shù)那段浑妷骸Ｓ蛇\(yùn)算放大器的特性可知fdbk(反饋電壓)=Vref (參考電壓)，從而可得Il =
權(quán)利要求
1.一種嵌位電壓產(chǎn)生電路，其特征在于，包括: 運(yùn)算放大器Al，其反相輸入端連接參考電壓，其正相輸入端通過電阻Rl內(nèi)部接地，其輸出端連接PMOS管Pl和PMOS管P2的柵極； 電源電壓VDD，連接PMOS管Pl、PMOS管P2和PMOS管P3的源極； PMOS管P1，其漏極通過串聯(lián)的電阻R2和電阻Rl內(nèi)部接地； PMOS管P2，其漏極連接NMOS管NI的漏極； PMOS管P3，其柵極與漏極短接后通過串聯(lián)的電阻R4和電阻R3內(nèi)部接地； NMOS管NI，其柵極與漏極短接后連接電路輸出端，其源極通過電阻R3內(nèi)部接地。
2.按權(quán)利要求1所述的嵌位電壓產(chǎn)生電路，其特征在于:PM0S管P2，其漏極連接電路輸出端，通過電阻R3內(nèi)部接地，通過電阻R4連接PMOS管P3漏極。
3.按權(quán)利要求1所述的嵌位電壓產(chǎn)生電路，其特征在于:PM0S管P4，其柵極與漏極短接后通過電阻R3內(nèi)部接地，通過電阻R4通過電阻R4連接PMOS管P3漏極，其源極連接PMOS管P2漏極和電路輸出端。
4.按權(quán)利要求1所述的嵌位電壓產(chǎn)生電路，其特征在于:電源電壓VDD，連接PMOS管Pl和PMOS管P2的源極，通過串聯(lián)的電阻R4和電阻R3內(nèi)部接地。
全文摘要
本發(fā)明公開了一種嵌位電壓產(chǎn)生電路，包括運(yùn)算放大器A1，其反相輸入端連接參考電壓，其正相輸入端通過電阻R1內(nèi)部接地，其輸出端連接PMOS管P1和PMOS管P2的柵極；電源電壓VDD，連接PMOS管P1、PMOS管P2和PMOS管P3的源極；PMOS管P1，其漏極通過串聯(lián)的電阻R2和電阻R1內(nèi)部接地；PMOS管P2，其漏極連接NMOS管N1的源極；PMOS管P3，其柵極與漏極短接后通過串聯(lián)的電阻R4和電阻R3內(nèi)部接地；NMOS管N1，其柵極與漏極短接后連接電路輸出端，其源極通過電阻R3內(nèi)部接地。本發(fā)明的嵌位電壓產(chǎn)生電路能提高SA(Sense Amplifier，靈敏放大器)的“讀”操作在不同電源電壓、不同工藝角時的性能。
文檔編號G11C16/30GK103093821SQ20111034417
公開日2013年5月8日 申請日期2011年11月4日 優(yōu)先權(quán)日2011年11月4日
發(fā)明者馮國友 申請人:上海華虹Nec電子有限公司