技術編號：6736749
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及半導體集成電路制造領域，特別是涉及一種嵌位電壓產生電路。背景技術在非易失性存儲器集成電路中，為了降低“讀”操作時對存儲單元性能的影響(read disturb),需要限制BL(Bit Line,位線)的電位，因此需要一個嵌位電路。一般嵌位BL電壓的方法是在SA(Sense Amplifier，靈敏放大器)電路中增加一 N管(如附圖說明圖1所示)，通過限制柵極電壓來嵌位BL電壓或用一反相器來嵌位BL電位(如圖2所示)。根據SA的類型特性，為了提高S...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。
該類技術無源代碼，用于學習原理，如您想要源代碼請勿下載。