反相器電路、輸出穩(wěn)定的動態(tài)比較器及比較方法
【專利摘要】一種反相器電路、輸出穩(wěn)定的動態(tài)比較器及比較方法，其中一所述反相器電路包括：第一反相單元、第二反相單元以及NMOS管；所述第一反相單元的輸入端適于接輸入信號，作為所述反相器電路的輸入端；所述第一反相單元的輸出端連接至所述NMOS管的漏極，作為所述反相器電路的輸出端；所述第二反相單元的輸入端連接至所述NMOS管的漏極；所述第二反相單元的輸出端連接至所述NMOS管的柵極；所述第一反相單元、第二反相單元均采用第一電壓、第二電壓進行供電，所述第二電壓值小于所述第一電壓值；所述NMOS管的源極適于接入所述第二電壓。所述反相器電路翻轉(zhuǎn)閾值低，而反相器電路的功耗和工作速度不受影響。
【專利說明】
反相器電路、輸出穩(wěn)定的動態(tài)比較器及比較方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及電子領(lǐng)域，尤其涉及一種反相器電路、輸出穩(wěn)定的動態(tài)比較器及使用方法。
【背景技術(shù)】
[0002]反相器電路是可以將輸入信號的相位反轉(zhuǎn)180度的電路。在電子線路設(shè)計中，經(jīng)常用到反相器電路。
[0003]在一些特定的場合，尤其需要一種閾值較低的CMOS反相器電路，但通過改變CMOS反相器電路中N管和P管的稱尺寸比來降低CMOS反相器電路的閾值效果有限，并且影響反相器的工作速度。
[0004]另外，動態(tài)比較器電路是一種在控制信號控制下，比較兩個輸入端信號大小，并將結(jié)果輸出的比較電路，通常分兩路輸出比較結(jié)果，但動態(tài)比較器直接輸出的比較結(jié)果通常不夠理想。

【發(fā)明內(nèi)容】

[0005]本發(fā)明解決的問題是如何降低反相器電路閾值。
[0006]為解決上述問題，本發(fā)明提供一種反相器電路，其特征在于，包括:第一反相單元、第二反相單元以及NMOS管；
[0007]所述第一反相單元的輸入端適于接輸入信號，作為所述反相器電路的輸入端；
[0008]所述第一反相單元的輸出端連接至所述NMOS管的漏極，作為所述反相器電路的輸出端；
[0009]所述第二反相單元的輸入端連接至所述NMOS管的漏極；
[0010]所述第二反相單元的輸出端連接至所述NMOS管的柵極；
[0011 ] 所述第一反相單元、第二反相單元均采用第一電壓、第二電壓進行供電，所述第二電壓值小于所述第一電壓值；
[0012]所述NMOS管的源極適于接入所述第二電壓。
[0013]可選的，所述第一反相單元的結(jié)構(gòu)包括:第一 PMOS管、第一 NMOS管；
[0014]所述第一 PMOS管的柵極和NMOS管的柵極適于連接至所述輸入信號；
[0015]所述第一 PMOS管的漏極和第一 NMOS管的源極作為所述第一反相單元的輸出端；
[0016]所述第一 PMOS的源極適于連接至所述第一電壓；
[0017]所述第一 NMOS的源極適于連接至所述第二電壓。
[0018]可選的，所述第一電壓值由所述第一反相單元決定。
[0019]可選的，所述第二電壓包括:地。
[0020]—種動態(tài)比較器，其特征在于，包括:如權(quán)利I?5任一項所述的反相器電路、動態(tài)比較單元；
[0021]所述反相器電路的輸入端連接至所述動態(tài)比較器的輸出端，所述反相器電路的輸出端作為所述動態(tài)比較器的輸出端。
[0022]可選的，所述動態(tài)比較單元包括:
[0023]第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管；
[0024]所述第二 NMOS管源極適于接第二電壓，柵極適于接控制信號，所述第二 NMOS管漏極與所述第三NMOS管的源極以及所述第四NMOS管NM4的源極相連接；
[0025]所述第三NMOS管和所述第四NMOS管的襯底相連接，適于連接所述第一電壓，所述第三NMOS管柵極適于連接至第一輸入電壓，所述第四NMOS管的柵極適于連接至所述第二輸入電壓；
[0026]所述第三NMOS管的漏極與所述第五NMOS管的源極相連接，所述第四NMOS管的漏極與所述第六NMOS管的源極相連接；
[0027]所述第五NMOS管的襯底以及所述第六NMOS管的襯底適于連接至第三電壓，所述第五NMOS管的柵極與所述第三PMOS管的柵極相連接，所述第五NMOS管的漏極與所述第三PMOS管以及所述第二PMOS管的漏極相連接，所述第六NMOS管的柵極與所述第四PMOS的柵極相連接，所述第六NMOS管的漏極與所述第四PMOS的漏極以及所述第五PMOS管的漏極相連接；
[0028]所述第二 PMOS管的源極、第三PMOS管的源極、第四PMOS管的源極以及第五PMOS管的源極相連接，適于共同連接至所述第一電壓；
[0029]所述第二 PMOS管的柵極以及第五PMOS管的柵極適于連接至所述控制信號；
[0030]所述第五PMOS管的漏極、第四PMOS管的漏極、第六NMOS管的漏極、第三PMOS管的柵極以及第五NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端；
[0031]所述第二 PMOS管的漏極、第三PMOS管的漏極、第五NMOS管的漏極、第四PMOS管的柵極以及第六NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端。
[0032]—種動態(tài)比較器，其特征在于，包括兩個如權(quán)利要求1-5任一項所述反相器電路、動態(tài)比較單元；
[0033]其中一個反相器電路的輸入端接所述動態(tài)比較單元的第一輸出端，另一個反相器電路的輸入端接所述動態(tài)比較單元的第二輸出端；
[0034]所述另一個反相器電路的輸出端作為所述動態(tài)比較器的第一輸出端，所述其中一個反相器電路的輸出端作為所述動態(tài)比較器的第二輸出端。
[0035]可選的，所述動態(tài)比較單元包括:
[0036]第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管；
[0037]所述第二 NMOS管源極適于接第二電壓，柵極適于接控制信號，所述第二 NMOS管漏極與所述第三NMOS管的源極以及所述第四NMOS管的源極相連接；
[0038]所述第三NMOS管和所述第四NMOS管的襯底相連接，所述第三NMOS管柵極適于連接至第一輸入電壓，所述第四NMOS管的柵極適于連接至第所述二輸入電壓；
[0039]所述第三NMOS管的漏極與所述第五NMOS關(guān)的源極相連接，所述第四NMOS管的漏極與所述第六NMOS管的源極相連接；
[0040]所述第五NMOS管的襯底以及所述第六NMOS管的襯底適于連接至第三電壓，所述第五NMOS管的柵極與所述第三PMOS管的柵極相連接，所述第五NMOS管的漏極與所述第三PMOS管以及所述第二PMOS管的漏極相連接，所述第六NMOS管的柵極與所述第四PMOS的柵極相連接，所述第六NMOS管的漏極與所述第四PMOS的漏極以及所述第五PMOS管的漏極相連接；
[0041]所述第二 PMOS管的源極、第三PMOS管的源極、第四PMOS管的源極以及第五PMOS管的源極相連接，適于共同連接至所述第一電壓；
[0042]所述第二 PMOS管的柵極以及第五PMOS管的柵極適于連接至所述控制信號；
[0043]所述第五PMOS管的漏極、第四PMOS管的漏極、第六NMOS管的漏極、第三PMOS管的柵極以及第五NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端；
[0044]所述第二 PMOS管的漏極、第三PMOS管的漏極、第五NMOS管的漏極、第四PMOS管的柵極以及第六NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端。
[0045]—種基于如權(quán)利要求8所述的輸出穩(wěn)定的動態(tài)比較器的信號比較方法，其特征在于，包括:
[0046]使用方波作為所述控制信號；
[0047]在所述動態(tài)比較器的第一輸入端和第二輸入端接入需比較的信號；
[0048]在每一個所述控制信號的上升邊沿，所述動態(tài)比較器對所述需比較的信號進行比較，第一輸入的輸入信號大于第二輸入端的輸入信號時，第一輸出端輸出高電平，第二輸入的輸入信號大于第一輸入端的輸入信號時，第二輸出端輸出高電平。
[0049]與現(xiàn)有技術(shù)相比，本發(fā)明實施例的技術(shù)方案具有以下優(yōu)點:
[0050]通過將所述NMOS管的漏極連接至所述第二反相單元的輸入端，將第二反相單元的輸出端連接至所述NMOS管的柵極，使得第二反相單元和所述NMOS管首尾相連，構(gòu)成一個正反饋的鎖存環(huán)路，從而使得所述反相器電路的輸出更加難以被改變，從而在不改變反相器內(nèi)部MOS管尺寸比的前提下，降低所述反相器反轉(zhuǎn)閾值，而反相器功耗和工作速度不受影響。
[0051]另外，通過將所述反相器連接至動態(tài)比較器的輸出端，將所述反相器電路的輸出端連接至接至所述輸出穩(wěn)定的動態(tài)比較器的輸出端，使得所述動態(tài)比較器的波形經(jīng)過所述反相器優(yōu)化，由于所述反相器閾值較低，使得對輸出波形的電平判斷更為準(zhǔn)確，從而使得所述動態(tài)比較器的輸出更加準(zhǔn)確。由于未對反相單元內(nèi)部的MOS管尺寸比做改變，從而不會增加動態(tài)比較器的功耗，動態(tài)比較器的工作速度也得到保障。
【附圖說明】
[0052]圖1是本發(fā)明實施例中一種反相器電路的結(jié)構(gòu)圖；
[0053]圖2是本發(fā)明實施例中另一種反相器電路的結(jié)構(gòu)圖；
[0054]圖3和圖4是本發(fā)明實施例中一種反相器電路的效果圖；
[0055]圖5是本發(fā)明實施例中一種動態(tài)比較器的結(jié)構(gòu)圖；
[0056]圖6是本發(fā)明實施例中一種動態(tài)比較單元的結(jié)構(gòu)圖；
[0057]圖7是本發(fā)明實施例中另一種動態(tài)比較器的結(jié)構(gòu)圖；
[0058]圖8是本發(fā)明實施例中一種動態(tài)比較單元的波形圖。
【具體實施方式】
[0059]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0060]圖1是本發(fā)明實施例中一種反相器電路的結(jié)構(gòu)圖，可以看出反相器電路10由第一反相單元101、第二反相單元102和NMOS管匪10構(gòu)成。其中，第一反相單元101的輸入端作為反相器電路10的輸入端，接入需要低閾值反相器電路處理的輸入信號，第一反相單元101的輸出端和第二反相單元102的輸入端相連，同時第一反相單元101的輸出端也和NMOS管匪10的漏極相連。第二反相單元102的輸出端和NMOS管匪10的柵極相連，同時，第二反相單元102的輸出端作為所述反相器電路的輸出端。第一反相單元101、第二反相單元102均采用第一電壓、第二電壓進行供電，且第二電壓值小于第一電壓值，NMOS管的匪10的源極也接入第二電壓。
[0061]在如圖1所示的反相器電路中，第一反相單元101和NMOS管匪10首尾相連，構(gòu)成一個正反饋的鎖存環(huán)路:當(dāng)圖1中反相器電路10的輸出信號為高點平時，第二反相單元102的輸出信號為低電平，此時NMOS管匪10處于截止?fàn)顟B(tài)，NMOS管匪10的源極電平為高；而當(dāng)反相器電路10的輸出信號為低電平時，第二反相單元102的輸出信號為高電平，此時NMOS管匪10處于導(dǎo)通狀態(tài)，NMOS管匪10的源極電平為低。可以看出，由于正反饋的存在，反相器電路10的輸出信號狀態(tài)更難改變。
[0062]在具體實施中，第一電壓的取值由第一反相單元101決定，第二電壓可以接地。第一反相單元101和第二反相單元102都分別接入第一電壓和第二電壓，由第一電壓和第二電壓供電。
[0063]如圖1所示的實施例通過將NMOS管匪10的漏極連接至第二反相單元102的輸入端，將第二反相單元102的輸出端連接至所述NMOS管匪10的柵極，使得第二反相單元和所述NMOS管首尾相連，構(gòu)成一個正反饋的鎖存環(huán)路，從而使得所述反相器電路的輸出更加難以被改變，從而在不改變反相器內(nèi)部MOS管尺寸比的前提下，降低所述反相器反轉(zhuǎn)閾值，從而反相器的功耗和工作速度不受影響。
[0064]在具體實施中第一反相單元201可以包括第一 NMOS管、第一 PMOS管。
[0065]圖2是本發(fā)明實施例中另一種反相器電路的結(jié)構(gòu)圖，第一 PMOS管PMl的柵極和NMOS管匪1的柵極相連，反相器電路20的輸入信號送至第一 PMOS管PMl的柵極和第一NMOS管匪I的柵極。第一 PMOS管PMl的漏極和第一 NMOS管匪I的源極相連，作為第一反相單元201的輸出端。第二反相單元202的輸入端和第一反相單元201的輸出端以及NMOS管匪20的漏極相連，第二反相單元202的輸出端和NMOS管匪20的柵極相連。NMOS管的匪20的源極接入第二電壓，第一 PMOS管PMl的源極接入第一電壓，第一 NMOS管匪I的源極接入第二電壓。
[0066]在如圖2所示的反相器電路中，第一反相單元201和NMOS管匪20首尾相連，構(gòu)成一個正反饋的鎖存環(huán)路:當(dāng)圖2中反相器電路20的輸出信號為高電平時，第二反相單元202的輸出信號為低電平，此時NMOS管匪20處于截止?fàn)顟B(tài)，NMOS管匪20的源極電平為高；而當(dāng)反相器電路20的輸出信號為低電平時，第二反相單元202的輸出信號為高電平，此時NMOS管匪20處于導(dǎo)通狀態(tài)，NMOS管匪20的源極電平為低。可以看出，由于正反饋的存在，反相器電路20的輸出信號狀態(tài)更難改變。
[0067]下面以圖2所示的反相器電路的輸入端為高電平的初始狀態(tài)為例，對反相器電路20進行說明。在反相器電路20的輸入信號為高電平時，其輸出信號為低電平，NMOS管的柵極為低電平；在反相器電路20的輸入信號低于翻轉(zhuǎn)閾值時，反相器電路20的狀態(tài)翻轉(zhuǎn)，翻轉(zhuǎn)后反相器電路20的輸出信號為高電平。取第一反相單元201、第二反相單元202的輸出電壓等于二分之一的第一電壓和第二電壓差值的時刻為翻轉(zhuǎn)瞬間，則反相器電路20的翻轉(zhuǎn)閾值的VX可由下列表達式求出:
[0068]l/2*Up*Cox* (VDD-VX-Vtp)~2 = l/2*Un*Cox*(VX-Vtn)~2+l/2*Un*Cox*(VDD-Vtn) '2
[0069]上式中Up和Un分別代表第一 PMOS管PMl和第一 NMOS管匪I的迀移率，Cox代表第一 PMOS管PMl和第一 NMOS管匪I的級間電容的單位電容值，Vtp和Vtn分別代表第一PMOS管PMl和第一 NMOS管的閾值電壓，VDD為第一電壓。從上式可以看出，在反相器電路20輸出改變狀態(tài)之前，匪20 —直處于導(dǎo)通狀態(tài)，為了使反相器電路20翻轉(zhuǎn)，需要克服NMOS管匪20的強下拉，因此反相器電路20的翻轉(zhuǎn)閾值VX需要足夠低。
[0070]在現(xiàn)有技術(shù)中，通常將圖2中反相單元201作為一個反相器單獨使用，為降低結(jié)構(gòu)如圖2中反相單元201的反相器的翻轉(zhuǎn)閾值，通常會減小PM0S/NM0S的相對尺寸比，即減小PMOS的尺寸、增加NMOS的尺寸，來降低反相器的翻轉(zhuǎn)閾值。但通過此種方法來降低反相器的翻轉(zhuǎn)閾值，降低的效果有限。另外，為了保證足夠驅(qū)動能力，PMOS的尺寸要夠大，這就要求更大尺寸的NM0S，過大的尺寸對反相器前端的的其他電路構(gòu)成較大負載，增加功耗，影響比較器和前端電路的速度。
[0071]圖3是本發(fā)明實施例中一種反相器電路的效果圖，其中曲線31是直接將如圖2中反相單元201的電路作為反相器時的輸出特性曲線，也就是現(xiàn)有技術(shù)中反相器的輸出特性曲線，曲線32是如圖2實施例中的反相器電路的輸出特性曲線，線33是反相器電路的輸入電壓。在反相器輸入線壓逐漸減小的過程中，在tl時刻，到達現(xiàn)有技術(shù)中反相器的翻轉(zhuǎn)閾值，在t2時刻，到達本發(fā)明實施例中反相器電路的翻轉(zhuǎn)閾值。通過圖像可以看出，本發(fā)明實施例的反轉(zhuǎn)轉(zhuǎn)閾值低于現(xiàn)有技術(shù)中反相器的反轉(zhuǎn)閾值，并且本發(fā)明實施例中的反相器電路輸出電壓波形在翻轉(zhuǎn)閾值附近更加陡峭，輸出波形質(zhì)量較好。而若要利用傳統(tǒng)的減小PMOS/NMOS的相對尺寸比，即減小PMOS的尺寸、增加NMOS的尺寸，來降低反相器的翻轉(zhuǎn)閾值，在達到和本發(fā)明實施例同樣反轉(zhuǎn)閾值的情況下，需要使PMOS于NMOS的尺寸比為一比六，為了保證足夠驅(qū)動能力，PMOS的尺寸要夠大，此時要求更大尺寸的NM0S，過大的尺寸對反相器前端的其他電路構(gòu)成較大負載，增加功耗，影響比較器和前端電路的速度。圖4是本發(fā)明實施例與上述PMOS與NMOS的尺寸比為一比六的現(xiàn)有反相器的效果圖，圖中曲線41是反相器的輸入電壓，曲線42是如圖2實施例中的反相器電路的輸出特性曲線，曲線43是反相器電路的輸入電壓?？梢钥闯觯ㄟ^增大尺寸比的方式即使可以降低翻轉(zhuǎn)器的翻轉(zhuǎn)閾值，但輸出特性曲線在翻轉(zhuǎn)閾值附近依然較為平滑，輸出波形的質(zhì)量有待提高。本發(fā)明實施例中的反相器電路的輸出特性曲線43在反轉(zhuǎn)閾值附近較為陡峭，在降低反相器電路的反轉(zhuǎn)閾值的同時有較好的特性曲線，而且PMOS與NMOS的比例為一比一，可以使反相器電路在較低功耗的狀態(tài)下工作，并且對前端電路的負載能力無特殊要求，應(yīng)用范圍較廣。
[0072]本發(fā)明實施例通過將NMOS管匪20的漏極連接至第二反相單元的輸入端，將第二反相單元的輸出端連接至所述NMOS管匪20的柵極，使得第二反相單元和所述NMOS管首尾相連，構(gòu)成一個正反饋的鎖存環(huán)路，從而使得所述反相器電路的輸出更加難以被改變，從而在不改變反相器內(nèi)部MOS管尺寸比的前提下，降低所述反相器反轉(zhuǎn)閾值，從而反相器的功耗和工作速度不受影響。
[0073]本發(fā)明實施例還提供一種動態(tài)比較器，圖5是本發(fā)明實施例中一種動態(tài)比較器的結(jié)構(gòu)圖。圖5所示的動態(tài)比較器包括50動態(tài)比較單元501和反相器電路502，動態(tài)比較器50的第一輸入端和第二輸入端接入需比較的兩路輸入信號，動態(tài)比較單元501的輸出端接反相器電路502的輸入端，反相器電路502的輸出端作為動態(tài)比較器50的輸出端。
[0074]在具體實施中，動態(tài)比較單元結(jié)構(gòu)可以是如圖6所示的結(jié)構(gòu)。在本實施例中，動態(tài)比較單元由第二 NMOS管NM2、第三NMOS管NM3、第四NMOS管NM4、第五NMOS管NM5、第六NMOS管NM6、第二 PMOS管PM2、第三PMOS管PM3、第四PMOS管PM4和第五PMOS管PM5組成。第二 NMOS管匪2的源極接入第二電壓，柵極接入控制信號，第二 NMOS管匪2漏極與第三NMOS管NM3的源極以及所述第四NMOS管NM4的源極相連；第三NMOS管NM3和第四NMOS管NM4的襯底相連，可以接入第一電壓，第三NMOS管匪3柵極可以接入第一輸入電壓，第四NMOS管NM4的柵極可以接入第二輸入電壓；第三NMOS管NM3的漏極與所述第五NMOS關(guān)的源極相連接，所述第四NMOS管NM4的漏極與所述第六NMOS管NM6的源極相連接；第五NMOS管NM5的襯底以及所述第六NMOS管NM6的襯底適于連接至第三電壓，所述第五NMOS管NM5的柵極與所述第三PMOS管PM3的柵極相連接，所述第五NMOS管NM5的漏極與所述第三PMOS管PM3以及所述第二 PMOS管PM2的漏極相連接，所述第六NMOS管NM6的柵極與所述第四PMOS的柵極相連接，所述第六NMOS管NM6的漏極與所述第四PMOS的漏極以及所述第五PMOS管PM5的漏極相連接；第二 PMOS管PM2的源極、第三PMOS管PM3的源極、第四PMOS管PM4的源極以及第五PMOS管PM5的源極相連接，均可以接入第一電壓；第二 PMOS管PM2的柵極以及第五PMOS管PM5的柵極可以接入控制信號；第五PMOS管PM5的漏極、第四PMOS管PM4的漏極、第六NMOS管NM6的漏極、第三PMOS管PM3的柵極以及第五NMOS管匪5的柵極相連接，作為動態(tài)比較器的第二輸出端；第二 PMOS管PM2的漏極、第三PMOS管PM3的漏極、第五NMOS管NM5的漏極、第四PMOS管PM4的柵極以及第六NMOS管NM6的柵極相連接，作為所述動態(tài)比較器的第二輸出端。反相器電路502的輸入端可以連接在所述動態(tài)比較單元501兩個輸出端中的任一端。
[0075]本發(fā)明實施例還提供另外一種動態(tài)比較器，由動態(tài)比較單元和兩個反相器電路組成。其中一個反相器電路的輸入端接所述動態(tài)比較單元的第一輸出端，輸出端作為動態(tài)比較器的第二輸出端；另一個反相器電路的輸入端接動態(tài)比較單元的第二輸出端，輸出端作為動態(tài)比較器的第一輸出端。
[0076]圖7是本發(fā)明實施例中另一種動態(tài)比較器的結(jié)構(gòu)圖。圖7所示的動態(tài)比較器包70括動態(tài)比較單元701和反相器電路702、703，動態(tài)比較器70的第一輸入端和第二輸入端接入需比較的兩路輸入信號，動態(tài)比較單元701的第一輸出端7011接反相器電路702的輸入端，反相器電路702的輸出端作為動態(tài)比較器70的第二輸出端；動態(tài)比較單元701的第二輸出端7012接反相器電路703的輸入端，反相器電路703的輸出端作為動態(tài)比較器70的第一輸出端。
[0077]在本發(fā)明另一實施例中，動態(tài)比較單元的結(jié)構(gòu)為如圖6所示的結(jié)構(gòu)。動態(tài)比較單元在控制信號的控制下工作，當(dāng)控制信號為低電平時，動態(tài)比較單元復(fù)位，動態(tài)比較單元的第一輸出端和第二輸出端均輸出高電平；當(dāng)控制信號變?yōu)楦唠娖綍r，在控制信號的上升邊沿，動態(tài)比較單元開始對第一輸入端和第二輸入端的輸入信號進行比較，比較結(jié)果由動態(tài)比較單元的第一輸出端和輸出，輸出波形如圖8所示?？梢钥闯觯诒容^的初始階段，動態(tài)比較單元的兩個輸出端的輸出都會下降，經(jīng)過一段時間后，兩個輸出端的輸出信號才開始分咼。
[0078]為了獲得更好的輸出結(jié)果，在動態(tài)比較單元的輸出端連接反相器，若連接的反相器的閾值為圖中Va，由于動態(tài)比較單元的兩路輸出還沒有分離，則會造成誤判，所以，需要閾值更低的反相器電路，例如，閾值在％的反相器電路。
[0079]在具體實施中，可以采用如圖1或圖2所示的反相器電路。由于反相器電路通過將第二反相單元和NMOS管首尾相連，構(gòu)成一個正反饋的鎖存環(huán)路，從而使得所述反相器電路的輸出更加難以被改變，從而在不改變反相器內(nèi)部MOS管尺寸比的前提下，降低所述反相器反轉(zhuǎn)閾值，而反相器功耗和工作速度不受影響。由于上述反相器的閾值較低，使得對輸出波形的電平判斷更為準(zhǔn)確，從而使得動態(tài)比較器的輸出更加準(zhǔn)確。由于未對反相單元內(nèi)部的MOS管尺寸比做改變，從而不會增加動態(tài)比較器的功耗，動態(tài)比較器的工作速度也得到保障。
[0080]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
【主權(quán)項】
1.一種反相器電路，其特征在于，包括:第一反相單元、第二反相單元以及NMOS管； 所述第一反相單元的輸入端適于接輸入信號，作為所述反相器電路的輸入端； 所述第一反相單元的輸出端連接至所述NMOS管的漏極，作為所述反相器電路的輸出端; 所述第二反相單元的輸入端連接至所述NMOS管的漏極； 所述第二反相單元的輸出端連接至所述NMOS管的柵極； 所述第一反相單元、第二反相單元均采用第一電壓、第二電壓進行供電， 所述第二電壓值小于所述第一電壓值； 所述NMOS管的源極適于接入所述第二電壓。2.根據(jù)權(quán)利要求1所述的反相器電路，其特征在于，所述第一反相單元的結(jié)構(gòu)包括:第一 PMOS 管、第一 NMOS 管； 所述第一 PMOS管的柵極和第一 NMOS管的柵極適于連接至所述輸入信號； 所述第一 PMOS管的漏極和第一 NMOS管的源極作為所述第一反相單元的輸出端； 所述第一 PMOS管的源極適于連接至所述第一電壓； 所述第一 NMOS管的源極適于連接至所述第二電壓。3.根據(jù)權(quán)利要求1所述的反相器電路，其特征在于，所述第一電壓值由所述第一反相單元決定。4.根據(jù)權(quán)利要求1所述的反相器電路，其特征在于，所述第二電壓包括:地。5.一種動態(tài)比較器，其特征在于，包括: 如權(quán)利I?4任一項所述的反相器電路、動態(tài)比較單元； 所述反相器電路的輸入端連接至所述動態(tài)比較器的輸出端，所述反相器電路的輸出端作為所述動態(tài)比較器的輸出端。6.根據(jù)權(quán)利要求5所述的動態(tài)比較器，其特征在于，所述動態(tài)比較單元包括: 第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管； 所述第二 NMOS管源極適于接第二電壓，柵極適于接控制信號，所述第二 NMOS管漏極與所述第三NMOS管的源極以及所述第四NMOS管NM4的源極相連接； 所述第三NMOS管和所述第四NMOS管的襯底相連接，適于連接所述第一電壓，所述第三NMOS管柵極適于連接至第一輸入電壓，所述第四NMOS管的柵極適于連接至所述第二輸入電壓； 所述第三NMOS管的漏極與所述第五NMOS管的源極相連接，所述第四NMOS管的漏極與所述第六NMOS管的源極相連接； 所述第五NMOS管的襯底以及所述第六NMOS管的襯底適于連接至第三電壓，所述第五NMOS管的柵極與所述第三PMOS管的柵極相連接，所述第五NMOS管的漏極與所述第三PMOS管以及所述第二 PMOS管的漏極相連接，所述第六NMOS管的柵極與所述第四PMOS的柵極相連接，所述第六NMOS管的漏極與所述第四PMOS的漏極以及所述第五PMOS管的漏極相連接; 所述第二 PMOS管的源極、第三PMOS管的源極、第四PMOS管的源極以及第五PMOS管的源極相連接，適于共同連接至所述第一電壓； 所述第二 PMOS管的柵極以及第五PMOS管的柵極適于連接至所述控制信號； 所述第五PMOS管的漏極、第四PMOS管的漏極、第六NMOS管的漏極、第三PMOS管的柵極以及第五NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端； 所述第二 PMOS管的漏極、第三PMOS管的漏極、第五NMOS管的漏極、第四PMOS管的柵極以及第六NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端。7.—種動態(tài)比較器，其特征在于，包括兩個如權(quán)利要求1-4任一項所述反相器電路、動態(tài)比較單元； 其中一個反相器電路的輸入端接所述動態(tài)比較單元的第一輸出端，另一個反相器電路的輸入端接所述動態(tài)比較單元的第二輸出端； 所述另一個反相器電路的輸出端作為所述動態(tài)比較器的第一輸出端，所述其中一個反相器電路的輸出端作為所述動態(tài)比較器的第二輸出端。8.根據(jù)權(quán)利要求7所述的動態(tài)比較器，其特征在于，所述動態(tài)比較單元包括: 第二 NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第二 PMOS管、第三PMOS管、第四PMOS管以及第五PMOS管； 所述第二 NMOS管源極適于接第二電壓，柵極適于接控制信號，所述第二 NMOS管漏極與所述第三NMOS管的源極以及所述第四NMOS管的源極相連接； 所述第三NMOS管和所述第四NMOS管的襯底相連接，所述第三NMOS管柵極適于連接至第一輸入電壓，所述第四NMOS管的柵極適于連接至第所述二輸入電壓； 所述第三NMOS管的漏極與所述第五NMOS關(guān)的源極相連接，所述第四NMOS管的漏極與所述第六NMOS管的源極相連接； 所述第五NMOS管的襯底以及所述第六NMOS管的襯底適于連接至第三電壓，所述第五NMOS管的柵極與所述第三PMOS管的柵極相連接，所述第五NMOS管的漏極與所述第三PMOS管以及所述第二 PMOS管的漏極相連接，所述第六NMOS管的柵極與所述第四PMOS的柵極相連接，所述第六NMOS管的漏極與所述第四PMOS的漏極以及所述第五PMOS管的漏極相連接; 所述第二 PMOS管的源極、第三PMOS管的源極、第四PMOS管的源極以及第五PMOS管的源極相連接，適于共同連接至所述第一電壓； 所述第二 PMOS管的柵極以及第五PMOS管的柵極適于連接至所述控制信號； 所述第五PMOS管的漏極、第四PMOS管的漏極、第六NMOS管的漏極、第三PMOS管的柵極以及第五NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端； 所述第二 PMOS管的漏極、第三PMOS管的漏極、第五NMOS管的漏極、第四PMOS管的柵極以及第六NMOS管的柵極相連接，作為所述動態(tài)比較器的第二輸出端。9.一種基于如權(quán)利要求8所述的輸出穩(wěn)定的動態(tài)比較器的信號比較方法，其特征在于，包括: 使用方波作為所述控制信號； 在所述動態(tài)比較器的第一輸入端和第二輸入端接入需比較的信號； 在每一個所述控制信號的上升邊沿，所述動態(tài)比較器對所述需比較的信號進行比較，第一輸入的輸入信號大于第二輸入端的輸入信號時，第一輸出端輸出高電平，第二輸入的輸入信號大于第一輸入端的輸入信號時，第二輸出端輸出高電平。
【文檔編號】H03K5/22GK105991125SQ201510051785
【公開日】2016年10月5日
【申請日】2015年1月30日
【發(fā)明人】劉飛, 唐華, 荀本鵬, 楊海峰
【申請人】中芯國際集成電路制造(上海)有限公司