用于高速閃存存儲器系統(tǒng)的位線調(diào)節(jié)器的制造方法
【技術領域】
[0001]公開了一種用于在高速閃存存儲器系統(tǒng)中使用的位線調(diào)節(jié)器。
【背景技術】
[0002]閃存存儲器系統(tǒng)是眾所周知的。閃存存儲器系統(tǒng)通常包括一或多個閃存存儲器單元的陣列。該單元被組織為在陣列內(nèi)的行和列。每一個行被字線激活，且每一個列被位線激活。因此，對于讀或寫操作，通過斷言特定的字線和特定的位線來訪問特別的閃存存儲器單元。
[0003]在一些現(xiàn)有技術的系統(tǒng)中，在讀操作期間，位線將在非常短的周期中由位線調(diào)節(jié)器準確地預充電到偏置電壓。這提高了系統(tǒng)的速度和準確性。
[0004]因為閃存存儲器系統(tǒng)已經(jīng)變得更快，所以現(xiàn)有技術的位線調(diào)節(jié)器在系統(tǒng)能夠運行多快中已經(jīng)變成了限制因素。例如，如果閃存存儲器系統(tǒng)在100MHz或更快處操作，則位線調(diào)節(jié)器必須在Ins或更少中對位線進行預充電?，F(xiàn)有技術的位線調(diào)節(jié)器不能在這種速度下操作。
[0005]現(xiàn)有技術的位線調(diào)節(jié)器的一些示例包括利用Vt箝位電路，運算放大器，或者NM0S跟隨器的位線調(diào)節(jié)器。這些現(xiàn)有技術的系統(tǒng)不能在更高的速度下準確地操作。
[0006]需要的是改進的位線調(diào)節(jié)器設計，其能夠在高速下操作。進一步需要的是能夠在存儲器系統(tǒng)的操作期間因為操作條件改變以及過程改變而進行自動微調(diào)的位線調(diào)節(jié)器。

【發(fā)明內(nèi)容】

[0007]公開了一種用于在閃存存儲器系統(tǒng)中使用的改進的位線調(diào)節(jié)器。位線調(diào)節(jié)器能夠進行自動微調(diào)，使得位線偏置電壓因為操作條件改變而進行調(diào)整。
【附圖說明】
[0008]圖1描繪了包括了位線調(diào)節(jié)器的閃存存儲器系統(tǒng)的實施例。
[0009]圖2描繪了位線調(diào)節(jié)器的實施例。
[0010]圖3描繪了采樣和保持電路以及比較器的實施例。
[0011]圖4描繪了示出位線調(diào)節(jié)器的微調(diào)的示例性時序圖。
【具體實施方式】
[0012]參考圖1，描繪了閃存存儲器系統(tǒng)100的實施例。如現(xiàn)有技術中已知的，閃存存儲器系統(tǒng)100包括閃存存儲器陣列180，列多路復用器170，以及讀出放大器160a...160η (其中η是整數(shù))。讀出放大器160a...160η中的每一個讀出放大器用來在讀操作期間讀取存儲在存儲器單元中的電壓，該存儲器單元在對應于位線的列中。
[0013]閃存存儲器系統(tǒng)100還包括可微調(diào)的位線調(diào)節(jié)器系統(tǒng)110，其包括位線調(diào)節(jié)器120，采樣和保持電路130，比較器140，以及判優(yōu)器150。
[0014]位線調(diào)節(jié)器120接收參考電壓VREF，并且輸出預充電的位線195(標記為VBL)。用于VREF的示例性值是1.0伏特。將預充電的位線195提供給讀出放大器160a...160η中的每一個讀出放大器，并通過讀出放大器對在讀操作期間使用的位線進行預充電。
[0015]采樣和保持電路130接收預充電的位線195以及控制信號/ATD。采樣和保持電路130將在控制信號/ATD的邊緣對預充電的位線195進行采樣，并將結果輸出到比較器140。
[0016]比較器140還接收參考電壓VREF，并且輸出指示VREF是大于還是小于接收自采樣和保持電路130的信號的信號。
[0017]判優(yōu)器150接收比較器140的輸出。如果VREF大于采樣和保持電路130的輸出，則判優(yōu)器將調(diào)整微調(diào)位190以使位線調(diào)節(jié)器增加預充電的位線195的電壓。如果VREF等于或小于采樣和保持電路130的輸出，則判優(yōu)器將調(diào)整微調(diào)位190以使位線調(diào)節(jié)器減小預充電的位線195的電壓。
[0018]參考圖2，描繪了關于位線調(diào)節(jié)器120的實施例的附加的細節(jié)。位線調(diào)節(jié)器120包括放大器201。放大器201在它的正輸入端上接收VREF，并輸出電壓BIAS，其中，BIAS =VREF+NM0S晶體管202的閾值電壓。放大器201的負輸入端是節(jié)點250，其將等于VREF。輸出(VBL)將等于VREF-NM0S晶體管205的閾值電壓，如果NM0S晶體管205和NM0S晶體管202非常好的匹配，則所述輸出(VBL)將在VREF周圍?？刂菩盘朅TD由反相器204接收來以產(chǎn)生/ATD。當ATD是高的時，/ATD將是低的，并且結果，PM0S晶體管208，221，231....241將被打開。當ATD是低的時，/ATD將是高的，并且結果，PM0S晶體管208，221，231....241將被關斷。
[0019]當ATD是高的時，則VBL 195將接收來自升壓電路的電流，該升壓電路包括NM0S晶體管205，且升壓電路包括PM0S晶體管209和NM0S晶體管209，其將供應在VBL上負載的最小電流。該升壓電路將在VBL處增加位線調(diào)節(jié)器120的輸出強度，例如，其將阻止因為負載改變而可能另外出現(xiàn)的電壓下降。因此，作為自動微調(diào)過程的結果，VBL將被保持在更恒定的電平處，且將能夠經(jīng)受住更寬范圍的負載。
[0020]由判優(yōu)器150設置的微調(diào)位190的值也可以將附加的升壓電路添加連接到VBL195，其將進一步增加位線調(diào)節(jié)器120的輸出強度。此處，微調(diào)位190包括m+1位，(其中，m是整數(shù)，并且一般將等于n，因為在陣列中有n+1個讀出放大器和n+1列)。微調(diào)位190中的每一個微調(diào)位連接到PM0S晶體管的柵極，此處示出為PM0S晶體管222,232...242。盡管三個升壓電路被示出為用于接收微調(diào)位190( —個升壓電路包括PM0S晶體管221和222以及NM0S晶體管223 ;另一個升壓電路包括PM0S晶體管231和231以及NM0S晶體管233 ；以及另一個升壓電路包括PM0S晶體管241、242以及NM0S晶體管243)，將理解的是，存在m+1個升壓電路，每一個升壓電路對應于微調(diào)位190中的一個微調(diào)位，且每一個升壓電路和所示出的三個升壓電路中的任何一個升壓電路一致。
[0021]因此，由VBL 195保持的偏置電壓可以通過因為條件變化而調(diào)整微調(diào)位190的值來保持恒定。這避免了電壓中的下降。
[0022]參考圖3，針對采樣和保持電路130和比較器140的實施例示出了附加的細節(jié)。采樣和保持電路130包括反相器301，開關302 (其包括PM0S晶體管303以及NM0S晶體管304)以及電容器305。當控制信號ATD是低的時，打開開關302，其轉而允許VBL 195被饋送到比較器140中。然后，比較器140比較參考電壓VREF和來自VBL 195的采樣電壓的電壓，以生成輸出COMPOUT，其然后被提供給判優(yōu)器150。
[0023]判優(yōu)器可選地包括控制器。替換地，判優(yōu)器150可以包括離散邏輯。
[0024]參考圖4，示出了示例性時序圖400。控制信號ATD如所示的隨著時間變化?？梢栽诿總€ATD脈沖處重新評估用于微調(diào)位190的值以及VBL 195的電壓。
[0025]示出了來自比較器140的輸出C0MP0UT，且在這個示例中，隨著時間而改變，其表示在VBL 195的電壓中的改變(也許由于溫度中的改變、負載中的改變等)。示出了用于微調(diào)位190的示例性值。例如，當COMPOUT的值在時間周期1的結尾處改變時，可以對微調(diào)位190做出從11110000到11100000，并接著到11000000的調(diào)整，從而表示將由位線調(diào)節(jié)器120對VBL 195做出的改變。當COMPOUT的值在周期3的結尾處再次改變時，對微調(diào)位190做出從11000000到11100000，并接著到11110000的調(diào)整。
[0026]因此，可以通過調(diào)整微調(diào)位195實時地對VBL 195做出改變。
[0027]本文中對本發(fā)明的參考不意在限制任何權利要求或權利要求術語的范圍，而替代地，僅參考可以由權利要求中的一或多個權利要求覆蓋的一或多個特征。上面描述的材料，過程以及數(shù)字示例僅是示例性的，且不應該被視為限制權利要求。應當注意的是，如本文中使用的術語“在……上方”和“在……上”都開放性地包含“直接在……上”(沒有布置在其間的中間材料，元件，或空間)以及“間接在……上”(有布置在其間的中間材料，元件，或空間)。同樣，術語“相鄰”包括“直接相鄰”(沒有布置在其間的中間材料，元件，或空間)以及“間接相鄰”(有布置在其間的中間材料，元件，或空間)。例如，“在基板上方”形成元件可以包括直接在基板上形成該元件(沒有在其間的中間材料/元件)，以及間接在基板上形成該元件(具有在其間的一個或多個中間材料/元件)。
【主權項】
1.一種存儲器系統(tǒng)，包括: 存儲器單元的陣列，其被組織為行和列，其中，存儲器單元中的每一列存儲器單元耦合至位線；以及 位線調(diào)節(jié)器，用于將偏置電壓施加至每一個位線，所述位線調(diào)節(jié)器包括: 第一電路，用于輸出多個微調(diào)位；以及 第二電路，響應于所述多個微調(diào)位調(diào)整所述偏置電壓。2.權利要求1所述的存儲器系統(tǒng)，其中，所述第一電路基于所述偏置電壓和參考電壓的比較來生成微調(diào)位。3.權利要求1所述的存儲器系統(tǒng)，其中，所述第一電路包括: 采樣和保持電路，用于基于所述偏置電壓生成采樣電壓； 比較器，用于比較所述采樣電壓和參考電壓并生成輸出； 判優(yōu)器，用于接收來自所述比較器的所述輸出并生成所述微調(diào)位。4.權利要求1所述的存儲器系統(tǒng)，其中，所述第二電路包括: 升壓電路，用于響應于所述微調(diào)位之一調(diào)整所述輸出強度。5.權利要求4所述的存儲器系統(tǒng)，其中，所述第二電路包括: 多個升壓電路，每一個升壓電路響應于微調(diào)位，用于調(diào)整所述輸出強度。6.權利要求4所述的存儲器系統(tǒng)，其中，所述第二電路進一步包括: 控制信號，用于使能所述升壓電路。7.權利要求5所述的存儲器系統(tǒng)，其中，所述第二電路進一步包括: 控制信號，用于使能所述多個升壓電路。8.權利要求1所述的存儲器系統(tǒng)，其中，所述存儲器單元包括閃存存儲器單元。9.一種存儲器系統(tǒng)，包括: 存儲器單元的陣列，其被組織為行和列，其中，存儲器單元中的每一列存儲器單元耦合至位線；以及 位線調(diào)節(jié)器，用于將偏置電壓施加至每一個位線，所述位線調(diào)節(jié)器包括: 采樣和保持電路，用于基于所述偏置電壓生成采樣電壓； 比較器，用于比較所述采樣電壓和參考電壓并生成輸出； 判優(yōu)器，用于接收來自所述比較器的所述輸出并生成微調(diào)位；以及 升壓電路，用于響應于所述微調(diào)位中的一或多個微調(diào)位調(diào)整所述輸出強度。10.權利要求9所述的存儲器系統(tǒng)，其中，所述存儲器單元包括閃存存儲器單元。11.權利要求9所述的存儲器系統(tǒng)，其中，所述微調(diào)位包括8個位。12.權利要求9所述的存儲器系統(tǒng)，其中，所述參考電壓是1.0伏特。13.權利要求9所述的存儲器系統(tǒng)，其中，所述判優(yōu)器包括控制器。14.權利要求9所述的存儲器系統(tǒng)，其中，所述判優(yōu)器包括離散邏輯。15.一種調(diào)整存儲器系統(tǒng)中的位線的偏置電壓的方法，包括: 對所述位線的電壓進行采樣以生成采樣電壓； 比較所述采樣電壓和參考電壓以生成輸出； 響應于所述輸出生成多個微調(diào)位； 響應于所述多個微調(diào)位改變所述偏置電壓。16.權利要求15所述的方法，其中，所述改變步驟由位線調(diào)節(jié)器執(zhí)行。17.權利要求15所述的方法，其中，所述改變步驟包括將一或多個升壓電路耦合至所述位線。18.權利要求15所述的方法，其中，所述改變步驟由控制信號使能。19.權利要求15所述的方法，其中，所述參考電壓是1.0伏特。20.權利要求15所述的方法，進一步包括使用所述位線來讀取存儲器單元。
【專利摘要】用于高速閃存存儲器系統(tǒng)的位線調(diào)節(jié)器。公開了一種用于在高速閃存存儲器系統(tǒng)中使用的位線調(diào)節(jié)器。該位線調(diào)節(jié)器響應于一組微調(diào)位，該微調(diào)位通過比較位線的偏置電壓和參考電壓來生成。
【IPC分類】G11C16/24
【公開號】CN105336369
【申請?zhí)枴緾N201410429526
【發(fā)明人】錢曉州, 周耀, 盛斌, 彭家旭, 朱瑤華
【申請人】硅存儲技術公司
【公開日】2016年2月17日
【申請日】2014年7月22日
【公告號】US9378834, US20160027519