專利名稱：延遲電路、延遲控制裝置、存儲(chǔ)器控制裝置以及信息終端設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及延遲電路、延遲控制裝置、存儲(chǔ)器控制裝置以及信息終端設(shè)備，尤其涉及通過(guò)使輸入信號(hào)延遲從而生成延遲信號(hào)的延遲電路。
背景技術(shù)：
在SDRAM (Synchronous Dynamic Random Access Memory:同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)等存儲(chǔ)器裝置、以及與存儲(chǔ)器裝置進(jìn)行數(shù)據(jù)收發(fā)的存儲(chǔ)器控制裝置中，為了滿足數(shù)據(jù)傳輸高速化的要求，采用了以對(duì)數(shù)據(jù)和選通信號(hào)一起進(jìn)行收發(fā)的源同步方式，來(lái)進(jìn)行數(shù)據(jù)傳輸?shù)募夹g(shù)。在以源同步方式進(jìn)行數(shù)據(jù)傳輸?shù)南到y(tǒng)中，例如，在存儲(chǔ)器控制裝置接收來(lái)自存儲(chǔ)器裝置的數(shù)據(jù)的情況下，為了能夠在數(shù)據(jù)的有效期間根據(jù)選通信號(hào)來(lái)接受該數(shù)據(jù)，從而調(diào)整選通信號(hào)與數(shù)據(jù)的定時(shí)。在該定時(shí)調(diào)整中，伴隨著數(shù)據(jù)傳輸?shù)母哳l率化，在以選通信號(hào)來(lái)接受數(shù)據(jù)時(shí)能夠穩(wěn)定地接收數(shù)據(jù)，并能夠縮短數(shù)據(jù)的有效期間。而且，由于處理特性、溫度變化、以及電壓變化等原因，而會(huì)造成數(shù)據(jù)與選通信號(hào)之間的關(guān)系變動(dòng)，因此需要靈活地進(jìn)行上述的定時(shí)調(diào)
難
iF.0因此，在以往的數(shù)據(jù)接收電路中所采用的構(gòu)成是，例如，通過(guò)以延遲元件來(lái)使選通信號(hào)延遲，從而使選通信號(hào)與數(shù)據(jù)的定時(shí)相吻合(參照專利文獻(xiàn)I)。并且，在以往的數(shù)據(jù)接收電路中，能夠通過(guò)延遲元件來(lái)對(duì)延遲量進(jìn)行可變的控制。一般而言，為了查找到能夠進(jìn)行穩(wěn)定的數(shù)據(jù)傳輸?shù)难舆t量，首先，存儲(chǔ)器控制裝置設(shè)定某個(gè)延遲量，并將數(shù)據(jù)寫入到存儲(chǔ)器裝置，再?gòu)拇鎯?chǔ)器裝置中讀出該數(shù)據(jù)，通過(guò)判斷讀出的數(shù)據(jù)是否與寫入的數(shù)據(jù)一致，從而判斷設(shè)定的延遲量是否為能夠進(jìn)行數(shù)據(jù)傳輸?shù)难舆t量。并且，通過(guò)存儲(chǔ)器控制裝置反復(fù)進(jìn)行該工作，從而能夠檢測(cè)出能夠進(jìn)行穩(wěn)定地?cái)?shù)據(jù)傳輸?shù)难舆t量的范圍(Window)。并且，存儲(chǔ)器控制裝置為了使像上述這樣決定的延遲量在系統(tǒng)進(jìn)行工作時(shí)也能夠保持一定的量，利用內(nèi)部時(shí)鐘的相位，不時(shí)地監(jiān)視成為基準(zhǔn)的延遲量的變化。并且，存儲(chǔ)器控制裝置在基準(zhǔn)延遲量發(fā)生了變化的情況下，使該變化反映到用于進(jìn)行上述的定時(shí)調(diào)整的
延遲量。但是，在一般的延遲元件的構(gòu)成中，若使用于指示延遲量的延遲設(shè)定值發(fā)生變化，則會(huì)在延遲元件的輸出側(cè)出現(xiàn)噪聲，因此，在進(jìn)行數(shù)據(jù)的收發(fā)時(shí)不能使延遲設(shè)定值發(fā)生變化。因此，在上述的SDRAM的情況下，一般是在不進(jìn)行數(shù)據(jù)的收發(fā)的刷新指令(refresh指令)的執(zhí)行時(shí)，進(jìn)行上述的延遲設(shè)定值的變更(參照專利文獻(xiàn)2)。在這樣的系統(tǒng)中，由于刷新指令僅是按照一定的期間才被執(zhí)行，在此之間即使延遲量發(fā)生變化也不能反映到延遲設(shè)定值。因此，延遲元件的延遲量從最佳的延遲量偏離，由此出現(xiàn)高速數(shù)據(jù)傳輸?shù)姆€(wěn)定性變差的問(wèn)題。
在某個(gè)以往的技術(shù)中，不僅是在刷新時(shí)才反映延遲設(shè)定值，只要是用于讀出的延遲元件，即使在寫入時(shí)等非讀出時(shí)也進(jìn)行延遲設(shè)定值的反映(參照專利文獻(xiàn)2)。據(jù)此，在該以往技術(shù)中能夠增加延遲元件的延遲量的更新頻度。并且，在另外的以往技術(shù)中公開(kāi)的技術(shù)是，在信號(hào)路徑上附加容量，通過(guò)對(duì)附加進(jìn)行有效與無(wú)效的切換，從而能夠使延遲量發(fā)生變化(參照專利文獻(xiàn)3)。據(jù)此，在該以往技術(shù)中，能夠減少在工作中的延遲量發(fā)生了變化的情況下所產(chǎn)生的噪聲。因此，在該以往的技術(shù)中，由于即使在工作中也能夠更新延遲量，因此能夠增加延遲量的更新頻度。(現(xiàn)有技術(shù)文獻(xiàn))(專利文獻(xiàn))專利文獻(xiàn)I 米國(guó)專利第6665230號(hào)說(shuō)明書專利文獻(xiàn)2 米國(guó)專利第7366862號(hào)說(shuō)明書專利文獻(xiàn)3 日本特開(kāi)2006-172641號(hào)公報(bào)
發(fā)明概要發(fā)明要解決的問(wèn)題然而，如上述的專利文獻(xiàn)2的技術(shù)所述，出現(xiàn)的問(wèn)題是:在不使用該路徑的情況下對(duì)延遲設(shè)定值進(jìn)行更新時(shí)，需要檢測(cè)與使用了的位置相對(duì)應(yīng)的更新定時(shí)。并且，在上述的專利文獻(xiàn)2的技術(shù)中所發(fā)生的問(wèn)題是:由于利用了在刷新指令以外的發(fā)生寫入傳輸?shù)亩〞r(shí)等這種不能預(yù)測(cè)的定時(shí)，難于確保延遲量的調(diào)整定時(shí)。因此，在專利文獻(xiàn)2的技術(shù)中存在控制復(fù)雜的問(wèn)題。并且，在上述的專利文獻(xiàn)3的技術(shù)的構(gòu)成中，能夠調(diào)整的延遲量一般是比較少的。據(jù)此，在上述的專利文獻(xiàn)3的技術(shù)中存在的問(wèn)題是:在用于數(shù)據(jù)收發(fā)的延遲電路中，難于確保充分的延遲量調(diào)整范圍。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于提供一種，既能夠增加延遲元件的延遲量的更新頻度，又能夠抑制控制的復(fù)雜化，還能夠?qū)崿F(xiàn)充分的延遲量調(diào)整范圍的延遲電路、延遲控制裝置、存儲(chǔ)器控制裝置以及信息終端設(shè)備。用于解決問(wèn)題的手段為了達(dá)成上述的目的，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲電路具備被串聯(lián)連接的第一延遲部以及第二延遲部，該第一延遲部以及第二延遲部通過(guò)使輸入信號(hào)延遲來(lái)生成延遲信號(hào)，所述第一延遲部，具有第一信號(hào)傳遞路徑，按照第一延遲控制信號(hào)，對(duì)所述第一信號(hào)傳遞路徑之中的傳遞所述輸入信號(hào)的信號(hào)傳遞路徑進(jìn)行切換，從而變更使所述輸入信號(hào)延遲的第一延遲量；所述第二延遲部，具有第二信號(hào)傳遞路徑，針對(duì)傳遞所述輸入信號(hào)的所述第二信號(hào)傳遞路徑不進(jìn)行切換，而是按照第二延遲控制信號(hào)，來(lái)變更使所述輸入信號(hào)延遲的第二延遲量。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲電路具備第二延遲部，該第二延遲部即使延遲量變更也不會(huì)使輸出信號(hào)發(fā)生噪聲。據(jù)此，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲電路能夠不受工作狀態(tài)的影響，來(lái)變更第二延遲部的延遲量，因此能夠在增加延遲元件的延遲量的更新頻度的同時(shí)，抑制控制的復(fù)雜化。而且，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲電路通過(guò)具備第一延遲部，從而能夠?qū)崿F(xiàn)充分的延遲量調(diào)整范圍，該第一延遲部所具有的特點(diǎn)是雖然在變更了延遲量的情況下在輸出信號(hào)會(huì)發(fā)生噪聲，但是該第一延遲部具有較大的延遲調(diào)整的范圍。并且，也可以是，所述第一延遲部，按照所述第一延遲控制信號(hào)，對(duì)所述第一信號(hào)傳遞路徑之中的傳遞所述輸入信號(hào)的信號(hào)傳遞路徑進(jìn)行切換，從而變更該信號(hào)傳遞路徑上的串聯(lián)連接的柵極元件的數(shù)量；所述第二延遲部，按照所述第二延遲控制信號(hào)，通過(guò)變更被附加到所述第二信號(hào)傳遞路徑的電容的大小，來(lái)變更所述第二延遲時(shí)間。并且，也可以是，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲控制裝置具備:權(quán)利要求1所述的所述延遲電路；延遲調(diào)整部，生成所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)；以及處理部，利用由所述延遲電路生成的所述延遲信號(hào)來(lái)進(jìn)行處理；所述延遲調(diào)整部進(jìn)行以下的更新:在所述處理部沒(méi)有進(jìn)行利用了所述延遲信號(hào)的處理的無(wú)效期間，通過(guò)更新所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)，來(lái)更新所述第一延遲量以及所述第二延遲量，在所述處理部進(jìn)行利用了所述延遲信號(hào)的處理的有效期間，通過(guò)更新所述第二延遲控制信號(hào)，來(lái)更新所述第二延遲量。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)實(shí)施方式的延遲控制裝置能夠在無(wú)效期間實(shí)現(xiàn)較大的延遲調(diào)整的范圍，并且能夠在有效期間也能夠進(jìn)行延遲量的調(diào)整。并且，也可以是，延遲調(diào)整部在所述有效期間中，以預(yù)先決定的一定的時(shí)間間隔，來(lái)更新所述第二延遲控制信號(hào)。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)方式中的延遲控制裝置能夠按照工作環(huán)境等的變化來(lái)調(diào)整迎合的速度。并且，也可以是，所述延遲控制裝置還具備延遲檢測(cè)部，該延遲檢測(cè)部檢測(cè)基準(zhǔn)延遲量，該基準(zhǔn)延遲量示出該延遲控制裝置在現(xiàn)在的工作環(huán)境中的延遲量的指標(biāo)；所述延遲調(diào)整部，按照所述基準(zhǔn)延遲量，生成所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)實(shí)施方式中的延遲控制裝置能夠按照工作環(huán)境來(lái)將延遲量調(diào)整為最佳。并且，也可以是，所述延遲調(diào)整部，在所述有效期間中，在由所述延遲檢測(cè)部新檢測(cè)出的所述基準(zhǔn)延遲量、與進(jìn)行該檢測(cè)之前的最后更新所述第二延遲控制信號(hào)之時(shí)的所述基準(zhǔn)延遲量的差分比預(yù)先決定的值大的情況下，更新所述第二延遲控制信號(hào)。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲控制裝置能夠調(diào)整延遲量的更新頻度。并且，也可以是，所述延遲調(diào)整部在所述有效期間中，按照由所述延遲檢測(cè)部新檢測(cè)出的所述基準(zhǔn)延遲量，算出新的所述第一延遲控制信號(hào)以及新的所述第二延遲控制信號(hào)，在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)相同的情況下，將所述新的第二延遲控制信號(hào)輸出到所述第二延遲部，從而更新所述第二延遲量，在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)不同的情況下，不更新所述第一延遲量以及所述第二延遲量。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲控制裝置，在處理部進(jìn)行工作時(shí)，能夠防止在延遲信號(hào)上發(fā)生噪聲。并且，也可以是，所述延遲調(diào)整部在所述有效期間中，按照由所述延遲檢測(cè)部新檢測(cè)出的所述基準(zhǔn)延遲量，算出新的所述第一延遲控制信號(hào)以及新的所述第二延遲控制信號(hào)，在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)相同的情況下，將所述新的第二延遲控制信號(hào)輸出到所述第二延遲部，從而更新所述第二延遲量，在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)不同的情況下，將所述處理部控制成不進(jìn)行利用了所述延遲信號(hào)的處理之后，更新所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲控制裝置能夠進(jìn)一步地使延遲量的更新頻度増加。并且，也可以是，所述延遲調(diào)整部，在所述有效期間中，在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)之間的差分為預(yù)先決定的值以上的情況下，將所述處理部控制成不進(jìn)行利用了所述延遲信號(hào)的處理之后，更新所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)。根據(jù)此構(gòu)成，本發(fā)明的一個(gè)實(shí)施方式所涉及的延遲控制裝置能夠降低使處理部的處理停止的頻度。并且，本發(fā)明的一個(gè)實(shí)施方式所涉及的存儲(chǔ)器控制裝置從存儲(chǔ)器中讀出數(shù)據(jù)，該存儲(chǔ)器控制裝置具備權(quán)利要求5所述的所述延遲控制裝置；所述輸入信號(hào)是從所述存儲(chǔ)器輸出的選通信號(hào)；所述處理部利用所述延遲信號(hào)，來(lái)取入從所述存儲(chǔ)器輸出的數(shù)據(jù)。根據(jù)此構(gòu)成，既能夠增加延遲元件的延遲量的更新頻度，又能夠抑制控制的復(fù)雜化，從而能夠?qū)崿F(xiàn)具有充分的延遲量調(diào)整范圍的存儲(chǔ)器控制裝置。并且，也可以是，本發(fā)明的一個(gè)實(shí)施方式所涉及的信息終端設(shè)備具備存儲(chǔ)器以及從所述存儲(chǔ)器讀出數(shù)據(jù)的所述存儲(chǔ)器控制裝置。根據(jù)此構(gòu)成，既能夠增加延遲元件的延遲量的更新頻度，又能夠抑制控制的復(fù)雜化，從而能夠?qū)崿F(xiàn)具有充分的延遲量調(diào)整范圍的信息終端設(shè)備。并且，本發(fā)明不僅可以作為這樣的延遲電路、延遲控制裝置、存儲(chǔ)器控制裝置以及信息終端設(shè)備來(lái)實(shí)現(xiàn)，而且可以作為將延遲控制裝置以及存儲(chǔ)器控制裝置中所包含的特征性單元作為步驟的延遲控制方法以及存儲(chǔ)器控制方法來(lái)實(shí)現(xiàn)，而且還能夠作為計(jì)算機(jī)執(zhí)行這些特征性步驟的程序來(lái)實(shí)現(xiàn)。并且，這些程序能夠通過(guò)⑶-ROM等記錄介質(zhì)以及互聯(lián)網(wǎng)等傳輸介質(zhì)來(lái)流通。而且，本發(fā)明能夠作為對(duì)這些延遲電路、延遲控制裝置、存儲(chǔ)器控制裝置以及信息終端設(shè)備的功能的一部分或全部進(jìn)行實(shí)現(xiàn)的半導(dǎo)體集成電路(LSI)來(lái)實(shí)現(xiàn)。發(fā)明效果綜上所述，本發(fā)明能夠提供一種既能夠增加延遲元件的延遲量的更新頻度，又能夠抑制控制的復(fù)雜化，還能夠?qū)崿F(xiàn)充分的延遲量調(diào)整范圍的延遲電路、延遲控制裝置、存儲(chǔ)器控制裝置以及信息終端設(shè)備。


圖1本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器系統(tǒng)的方框圖。圖2A是本發(fā)明的實(shí)施方式I所涉及的第一延遲部的電路圖。圖2B是本發(fā)明的實(shí)施方式I所涉及的第二延遲部的電路圖。
圖3是本發(fā)明的實(shí)施方式I所涉及的延遲量調(diào)整工作的流程圖。圖4示出了本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置所進(jìn)行的工作的例子。圖5示出了本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置所進(jìn)行的工作的例子。圖6是本發(fā)明的實(shí)施方式I所涉及的延遲量調(diào)整工作的變形例的流程圖。圖7是本發(fā)明的實(shí)施方式2所涉及的存儲(chǔ)器系統(tǒng)的方框圖。圖8是本發(fā)明的實(shí)施方式2所涉及的延遲量調(diào)整工作的流程圖。圖9示出了本發(fā)明的實(shí)施方式2所涉及的存儲(chǔ)器控制裝置所進(jìn)行的工作的例子。圖10是本發(fā)明的實(shí)施方式2所涉及的延遲量調(diào)整工作的變形例的流程圖。
具體實(shí)施例方式以下參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行詳細(xì)說(shuō)明。并且，以下所說(shuō)明的實(shí)施方式均為本發(fā)明的一個(gè)優(yōu)選的具體例子。在以下的實(shí)施方式中所示的數(shù)值、形狀、材料、構(gòu)成要素、構(gòu)成要素的設(shè)置位置以及連接形態(tài)、步驟、步驟的順序等均是本發(fā)明的一個(gè)例子，本發(fā)明并非受這些所限。本發(fā)明僅由權(quán)利要求限定。因此，以下的實(shí)施方式的構(gòu)成要素中的，關(guān)于示出本發(fā)明的最上位概念的獨(dú)立權(quán)利要求中沒(méi)有記載的構(gòu)成要素，不是實(shí)現(xiàn)本發(fā)明的課題所必需的構(gòu)成要素，在此僅以構(gòu)成最佳方式的構(gòu)成要素來(lái)說(shuō)明。(實(shí)施方式I)本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置具備第一延遲部和第二延遲部，該第一延遲部通過(guò)對(duì)傳遞信號(hào)的信號(hào)傳遞路徑進(jìn)行切換，來(lái)變更延遲量，該第二延遲部以針對(duì)傳遞信號(hào)的信號(hào)傳遞路徑不進(jìn)行切換的方式來(lái)變更延遲量。并且，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置通過(guò)在工作中更新第二延遲部的延遲量，從而既能夠增加延遲量的更新頻度，又能夠抑制控制的復(fù)雜。并且，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置通過(guò)對(duì)第一延遲部以及第二延遲部并行使用，從而能夠?qū)崿F(xiàn)充分的延遲量調(diào)整范圍。圖1是示出本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器系統(tǒng)10的構(gòu)成的方框圖。圖1所示的存儲(chǔ)器系統(tǒng)10包括存儲(chǔ)器控制裝置100 (延遲控制裝置)和SDRAM(同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)101。存儲(chǔ)器控制裝置100進(jìn)行針對(duì)SDRAM101的數(shù)據(jù)的寫入以及讀出。該存儲(chǔ)器控制裝置100具備:延遲控制部110、指令控制部120、數(shù)據(jù)控制部130。數(shù)據(jù)控制部130獲得從SDRAM101輸出的讀取數(shù)據(jù)以及選通信號(hào)。并且，數(shù)據(jù)控制部130將寫入到SDRAM101的寫入數(shù)據(jù)以及選通信號(hào)輸出給SDRAM101。該數(shù)據(jù)控制部130具備:數(shù)據(jù)接收部134和延遲電路131。延遲電路131通過(guò)使作為輸入信號(hào)的選通信號(hào)DQS延遲，來(lái)生成延遲信號(hào)153。該延遲電路131具備第一延遲部133和第二延遲部132。第一延遲部133以及第二延遲部132通過(guò)使選通信號(hào)DQS延遲，來(lái)生成延遲信號(hào)153。并且，第一延遲部133與第二延遲部132串聯(lián)連接。第一延遲部133具有第一信號(hào)傳遞路徑，按照第一延遲控制值151 (第一延遲控制信號(hào))，通過(guò)對(duì)第一信號(hào)傳遞路徑中的傳遞選通信號(hào)DQS的信號(hào)傳遞路徑進(jìn)行切換，來(lái)變更使選通信號(hào)DQS延遲的第一延遲量。第二延遲部132具有第二信號(hào)傳遞路徑，對(duì)傳遞選通信號(hào)DQS第二信號(hào)傳遞路徑不進(jìn)行切換，而是按照第二延遲控制值152 (第二延遲控制信號(hào))，來(lái)變更使選通信號(hào)DQS延
遲的第二延遲量。圖2A是示出第一延遲部133的構(gòu)成的電路圖。并且，圖2B是示出第二延遲部132的構(gòu)成的電路圖。并且，在此所說(shuō)明的例子是，第一延遲部133通過(guò)使選通信號(hào)DQS延遲從而生成延遲信號(hào)160，之后，第二延遲部132通過(guò)使延遲信號(hào)160延遲從而生成延遲信號(hào)153，不過(guò)，第一延遲部133以及第二延遲部132使選通信號(hào)DQS延遲的順序可以是任意的。S卩，也可以是，第二延遲部132通過(guò)使選通信號(hào)DQS延遲，來(lái)生成延遲信號(hào)160，之后，第一延遲部133使延遲信號(hào)160延遲來(lái)生成延遲信號(hào)153。如圖2A所示，第一延遲部133包括多個(gè)第一延遲元件143。各個(gè)第一延遲元件143的構(gòu)成為，按照第一延遲控制值151來(lái)對(duì)信號(hào)傳遞路徑進(jìn)行切換。具體而言，各個(gè)第一延遲元件143包括:緩沖器143a和選擇器143b。并且，多個(gè)第一延遲元件143被串聯(lián)連接。各個(gè)緩沖器143a的輸出端子與下一級(jí)的緩沖器143a的輸入端子相連接。并且，選擇器143b的兩個(gè)輸入端子被連接有下一級(jí)的選擇器143b的輸出端子和同一級(jí)的緩沖器143a的輸出端子。并且，例如，按照第一延遲控制值151，多個(gè)選擇器143b中的一個(gè)選擇器143b選擇同一級(jí)的緩沖器143a的輸出信號(hào)，除此以外的選擇器143b通過(guò)選擇下一級(jí)的選擇器143b的輸出信號(hào)，來(lái)決定信號(hào)傳遞路徑。并且，通過(guò)對(duì)上述的一個(gè)選擇器143b進(jìn)行切換，從而信號(hào)傳遞路徑被切換。據(jù)此，第一延遲部133的延遲量被變更。這樣，第一延遲部133通過(guò)按照第一延遲控制值151的值，對(duì)位于輸入信號(hào)所經(jīng)過(guò)的信號(hào)傳遞路徑上的串聯(lián)連接的柵極元件(緩沖器143a)的數(shù)量進(jìn)行變更，從而能夠變更從輸入端子到輸出端子的路徑上的延遲時(shí)間。并且，第二延遲部132包含多個(gè)第二延遲元件142。各個(gè)第二延遲元件142的構(gòu)成為，按照第二延遲控制值152，來(lái)對(duì)信號(hào)傳遞路徑上的負(fù)荷容量的連接進(jìn)行切換。具體而言，各個(gè)第二延遲元件142包括:緩沖器142a、電容142b、開(kāi)關(guān)142c。并且，多個(gè)第二延遲元件142被串聯(lián)連接。各個(gè)緩沖器142a的輸出端子被連接于下一級(jí)的緩沖器142a的輸入端子。并且，各個(gè)緩沖器142a的輸出端子被連接有，彼此串聯(lián)連接的電容142b以及開(kāi)關(guān)142c。因此，通過(guò)將開(kāi)關(guān)142c接通，從而電容142b被附加到信號(hào)傳遞路徑。并且，例如，通過(guò)按照第二延遲控制值152，對(duì)多個(gè)開(kāi)關(guān)142c中的被接通的開(kāi)關(guān)142c的數(shù)量進(jìn)行變更，從而變更被附加到信號(hào)傳遞路徑的電容142b的數(shù)量。這樣，第二延遲部132通過(guò)按照第二延遲控制值152的值，對(duì)被附加在信號(hào)傳遞路徑上的電容的大小進(jìn)行變更，從而能夠變更從輸入端子到輸出端子的路徑上的延遲時(shí)間?！愣裕谝谎舆t部133能夠?qū)⑿盘?hào)經(jīng)過(guò)各個(gè)緩沖器所需要的延遲時(shí)間作為調(diào)整單位，來(lái)變更延遲時(shí)間。并且，第一延遲部133由于能夠切換信號(hào)傳遞的路徑，因此若在輸入信號(hào)發(fā)生變化的期間中對(duì)第一延遲控制值151進(jìn)行變更，則噪聲就會(huì)載入到輸出信號(hào)。因此，在輸入信號(hào)的變化過(guò)程中不能變更第一延遲控制值151。并且，由于第二延遲部132將因附加的電容而信號(hào)變化速度所發(fā)生的變化用作了延遲時(shí)間的變化，因此，能夠變更的延遲時(shí)間的單位比第一延遲元件143小。并且，由于第二延遲部132不對(duì)信號(hào)傳遞的路徑進(jìn)行切換，因此，即使在輸入信號(hào)發(fā)生變化的期間中也能夠變更第二延遲控制值152。并且，在此作為一個(gè)例子，第二延遲元件142的延遲時(shí)間的4倍與第一延遲元件143的延遲時(shí)間相等。S卩，以第一延遲控制值151與第二延遲控制值152之間能夠互相換算為例進(jìn)行說(shuō)明。并且，第一延遲部133以及第二延遲部132的構(gòu)成并非受圖2A以及圖2B所示的構(gòu)成所限。例如，在上述的構(gòu)成中也可以取代緩沖器142a以及143a而采用變換器。同樣，第一延遲元件143以及第二延遲元件142的結(jié)構(gòu)也不受圖2A以及圖2B所示的構(gòu)成的限制。并且，在圖1中雖然僅記載了數(shù)據(jù)接收部134，不過(guò)，數(shù)據(jù)控制部130還可以具備:向SDRAM101發(fā)送數(shù)據(jù)的(寫入數(shù)據(jù))電路，以及使從指令控制部120發(fā)送來(lái)的指令延遲的延遲電路等。例如，該延遲電路能夠是與延遲電路131為相同的構(gòu)成。指令控制部120生成指令，并通過(guò)將生成的指令輸出給SDRAM101，從而控制Sdramioi0例如，指令控制部120在輸出了讀取指令的情況下，sdramioi在將讀取數(shù)據(jù)作為數(shù)據(jù)信號(hào)DQ來(lái)輸出的同時(shí)，還輸出選通信號(hào)DQS。數(shù)據(jù)控制部130利用該選通信號(hào)DQS，來(lái)接收數(shù)據(jù)信號(hào)DQ。并且，數(shù)據(jù)控制部130在接收讀取數(shù)據(jù)之時(shí)，通過(guò)使選通信號(hào)DQS分別經(jīng)過(guò)第一延遲部133以及第二延遲部132，從而發(fā)生延遲。并且，該延遲了的延遲信號(hào)153由數(shù)據(jù)接收部134使用。具體而言，數(shù)據(jù)接收部134以延遲信號(hào)153的變化的定時(shí)，來(lái)取入數(shù)據(jù)信號(hào)DQ0此時(shí)，由第一延遲部133以及第二延遲部132附加到數(shù)據(jù)信號(hào)DQ的延遲時(shí)間，分別由從延遲控制部Iio輸出的第一延遲控制值151以及第二延遲控制值152來(lái)決定。延遲控制部110控制延遲電路131的延遲量。該延遲控制部110具備:延遲調(diào)整部111、延遲計(jì)算部114、MasterDLL (Delay Locked Loop:延遲鎖定環(huán))115、以及延遲設(shè)定部116。延遲調(diào)整部111具備延遲控制值生成部112和延遲調(diào)整控制部113。MasterDLL115(延遲檢測(cè)部)檢測(cè)示出存儲(chǔ)器控制裝置100在現(xiàn)在的工作環(huán)境(電源電壓以及溫度等)中的延遲量的指標(biāo)的基準(zhǔn)延遲量。具體而言，MasterDLL115時(shí)常檢測(cè)相當(dāng)于一個(gè)時(shí)鐘周期的延遲時(shí)間能夠在幾個(gè)第一延遲元件143上實(shí)現(xiàn)，以此作為基準(zhǔn)延遲量。并且，MasterDLLl 15將檢測(cè)出的第一延遲元件143的數(shù)量作為鎖定值154來(lái)輸出。延遲設(shè)定部116例如保持由外部設(shè)定的延遲設(shè)定值155。該延遲設(shè)定值155示出想要在延遲電路131實(shí)現(xiàn)一個(gè)時(shí)鐘周期的百分之多少的延遲時(shí)間。延遲計(jì)算部114根據(jù)由MasterDLLl 15輸出的鎖定值154、和由延遲設(shè)定部116保持的延遲設(shè)定值155，算出要求延遲量156，并將算出的要求延遲量156輸出給延遲調(diào)整部111。具體而言，延遲計(jì)算部114將延遲設(shè)定值155與鎖定值154相乘。例如，鎖定值154為“101”，在延遲設(shè)定值155為25%的情況下，延遲計(jì)算部114算出“25.25”，以作為要求延遲量156。延遲調(diào)整部111按照要求延遲量156 (鎖定值154)，生成第一延遲控制值151以及第二延遲控制值152。并且，延遲調(diào)整部111在數(shù)據(jù)接收部134沒(méi)有進(jìn)行工作的刷新期間，通過(guò)更新第一延遲控制值151以及第二延遲控制值152，來(lái)更新第一延遲部133以及第二延遲部132的延遲量。而且，延遲調(diào)整部111即使在從SDRAM101讀出數(shù)據(jù)的數(shù)據(jù)接收期間中，也通過(guò)更新第二延遲控制值152，來(lái)更新第二延遲部132的延遲量。延遲調(diào)整控制部113在從指令控制部120接受延遲更新許可信號(hào)157時(shí)，向延遲控制值生成部112發(fā)出延遲控制值生成指示158。延遲控制值生成部112在接受了延遲控制值生成指示158的情況下，根據(jù)要求延遲量156，生成第一延遲控制值151以及第二延遲控制值152，并將生成的第一延遲控制值151以及第二延遲控制值152輸出給延遲電路131。如以上的例子所示，在要求延遲量156為“25.25”的情況下，延遲控制值生成部112輸出“25”以作為第一延遲控制值151，輸出“0.25”以作為第二延遲控制值152。并且，在第一延遲控制值151為“25”的情況下，第一延遲部133所包含的多個(gè)選擇器143b之中的第25個(gè)第一延遲元件143的選擇器143b中被輸入“ 1”，除此之外的第一延遲元件143的選擇器143b中被輸入“O”。據(jù)此，在從第一延遲部133的輸入端子到輸出端子的信號(hào)傳遞路徑上被串聯(lián)連接有25個(gè)緩沖器143a。并且，在第二延遲控制值152為“0.25”的情況下，控制開(kāi)關(guān)142c，以使得僅第二延遲部132中所包含的多個(gè)第二延遲元件142之中的第一個(gè)第二延遲元件142被附加電容142b，除此之外的第二延遲元件142不被附加電容142b。在此，在本本實(shí)施方式中，第一延遲元件143的延遲時(shí)間由于是第二延遲元件142的4倍，因此，“0.25”這個(gè)值相當(dāng)于一個(gè)第二延遲元件142的延遲量。并且，上述的第一延遲控制值151以及第二延遲控制值152的格式僅為一個(gè)例子，不受在此的說(shuō)明所限。例如，第一延遲控制值151以及第二延遲控制值152也可以是以每個(gè)第一延遲元件143或每個(gè)第二延遲元件142對(duì)應(yīng)I比特的方式由多個(gè)比特構(gòu)成，其中僅I比特為有效。并且，也可以是第一延遲控制值151以及第二延遲控制值152由多個(gè)比特構(gòu)成，并以成為有效的比特?cái)?shù)來(lái)表示值。并且一般而言，指令控制部120將延遲更新許可信號(hào)157在刷新期間以及數(shù)據(jù)發(fā)送期間進(jìn)行輸出，該刷新期間是數(shù)據(jù)接收部134沒(méi)有進(jìn)行工作的期間，該數(shù)據(jù)發(fā)送期間是從存儲(chǔ)器控制裝置100向SDRAM101發(fā)送數(shù)據(jù)的期間。并且，在針對(duì)數(shù)據(jù)發(fā)送部(圖中未示出)使用延遲電路131的情況下，由于在數(shù)據(jù)發(fā)送期間不能進(jìn)行延遲控制值的更新，因此，指令控制部120僅在刷新期間輸出延遲更新許可信號(hào)157。接著，利用圖3來(lái)說(shuō)明延遲調(diào)整部111的功能。圖3是存儲(chǔ)器控制裝置100進(jìn)行的延遲量調(diào)整工作的流程圖。首先，存儲(chǔ)器控制裝置100開(kāi)始通常工作(SlOl)。此時(shí)，延遲調(diào)整控制部113保持從延遲計(jì)算部114接受的要求延遲量156。接著，延遲調(diào)整控制部113確認(rèn)延遲更新許可信號(hào)157是否由指令控制部120輸出了 (S102) ο在延遲更新許可信號(hào)157被輸出的情況下(S102的“是”)，延遲調(diào)整控制部113將延遲控制值生成指示158輸出到延遲控制值生成部112。接受了延遲控制值生成指示158的延遲控制值生成部112，生成第一延遲控制值151以及第二延遲控制值152，將生成的第一延遲控制值151以及第二延遲控制值152輸出給延遲電路131 (S103)。另外，在延遲更新許可信號(hào)157沒(méi)有被輸出的情況下(S102的“否”)，接著，延遲調(diào)整控制部113判斷，現(xiàn)在由延遲計(jì)算部114輸出的新的要求延遲量156是否與該延遲調(diào)整控制部113所保持的要求延遲量156不同(S104)。在新的要求延遲量156該延遲調(diào)整控制部113所保持的要求延遲量156相同的情況下(S104的“否”)，延遲調(diào)整控制部113在此進(jìn)行步驟S102以后的處理。另外，在新的要求延遲量156與該延遲調(diào)整控制部113所保持的要求延遲量156不同的情況下(S104的“是”)，接著，延遲控制值生成部112利用新的要求延遲量156，算出第一延遲控制值151以及第二延遲控制值152(S105)。并且，在此，延遲控制值生成部112還沒(méi)有將算出的新的第一延遲控制值151以及第二延遲控制值152輸出到延遲電路131。接著，延遲控制值生成部112判斷算出的新的第一延遲控制值151是否與現(xiàn)在輸出的第一延遲控制值151不同(S106)。在新的第一延遲控制值151與現(xiàn)在輸出的第一延遲控制值151不同的情況下(S106的“是”)，延遲調(diào)整控制部113不更新第一延遲控制值151以及第二延遲控制值152，接著，進(jìn)行步驟S102以后的處理。另外，在新的第一延遲控制值151與現(xiàn)在輸出的第一延遲控制值151相同的情況下(S106的“否”)，換而言之，新的第一延遲控制值151與現(xiàn)在輸出的第一延遲控制值151相同，且，新的第二延遲控制值152與現(xiàn)在輸出的第二延遲控制值152不同的情況下，延遲控制值生成部112將新的第二延遲控制值152輸出給第二延遲部132(S109)。在此，示出步驟S103以及步驟S105的計(jì)算例子。例如以上所述，在鎖定值154為“101”，延遲設(shè)定值155為“25%”的情況下，要求延遲量156為“25.25”。在這種情況下，第一延遲控制值151為“25”，第二延遲控制值152為“0.25”。在接受了這些之后，在第一延遲部133，通過(guò)將“ I ”僅輸入到第25個(gè)第一延遲元件143的選擇器143b，以將信號(hào)傳遞路徑設(shè)定為經(jīng)過(guò)25個(gè)緩沖器143a。并且，在第二延遲部132，只有第一個(gè)電容142b有效，第一延遲元件143的四分之一的延遲量被設(shè)定。接著，鎖定值變化為“102”的情況下(S104的“是”)，在步驟S105，延遲計(jì)算部114輸出值為“25.50”的要求延遲量156。因此，延遲控制值生成部112重新生成值為“25”的第一延遲控制值151和值為“0.50”的第二延遲控制值152。另外，在該時(shí)刻，延遲控制值生成部112還沒(méi)有將生成的第一延遲控制值151以及第二延遲控制值152輸出到延遲電路131。接著，延遲控制值生成部112確認(rèn)到第一延遲控制值151仍為“25”，沒(méi)有從原來(lái)的值發(fā)生變更(S106的“否”)，則將值被更新為“0.5”的第二延遲控制值152輸出給第二延遲部132。據(jù)此，在第二延遲部132，第一個(gè)和第二個(gè)這兩個(gè)電容142b成為有效。因此，將第一延遲元件143的二分之一的延遲量設(shè)定到第二延遲部132。并且，例如，在鎖定值154成為“105”的情況下，第一延遲控制值151為“26”，第二延遲控制值152為“0.25”。因此，由于第一延遲控制值151從原來(lái)的值“25”發(fā)生了變更(S106的“是”)，因此不進(jìn)行延遲控制值的更新，而再次進(jìn)行步驟S102以后的處理。如以上所述，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100，即使在延遲更新許可信號(hào)157沒(méi)有被輸出的情況下(刷新期間以外)，當(dāng)?shù)谝谎舆t控制值151沒(méi)有被更新時(shí)，更新第二延遲部132的延遲量。在此，第二延遲部132是即使延遲量發(fā)生變化，輸出信號(hào)中也不易發(fā)生噪聲的電路構(gòu)成。因此，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100能夠在不使噪聲發(fā)生的情況下增加延遲量的更新頻度。
據(jù)此，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100能夠在不必停止數(shù)據(jù)傳輸?shù)臓顟B(tài)下，即使在系統(tǒng)的應(yīng)用處于工作中也能夠?qū)ρ舆t量進(jìn)行調(diào)整。因此，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100不會(huì)對(duì)需要具有即時(shí)性的應(yīng)用的執(zhí)行產(chǎn)生影響，并且能夠高精確度地對(duì)用于進(jìn)行穩(wěn)定的高速的數(shù)據(jù)傳輸?shù)亩〞r(shí)進(jìn)行調(diào)整。而且，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100由于具備第一延遲部133，因此能夠?qū)崿F(xiàn)充分的延遲量調(diào)整范圍，該第一延遲部133的特點(diǎn)是，在變更了延遲量的情況下，雖然輸出信號(hào)中會(huì)發(fā)生噪聲，但是延遲調(diào)整的范圍較廣。接著，利用圖4對(duì)實(shí)際上的延遲控制值以及延遲時(shí)間是怎樣變化的進(jìn)行說(shuō)明。圖4記載了電壓隨著時(shí)間逐漸上升的情況下的例子。在電壓上升時(shí)，每個(gè)緩沖器的延遲時(shí)間就會(huì)減少，鎖定值154增大。(A)示出了該鎖定值154的變化。并且，與此相對(duì)應(yīng)的要求延遲量156由(B)示出。并且，由于要求延遲量156是反映了各個(gè)時(shí)刻的鎖定值154的值，因此成為與各個(gè)時(shí)刻的理想的延遲控制值相同的值。與該延遲控制值相對(duì)應(yīng)的延遲時(shí)間由(E)示出。并且(C)示出了以往方法中的在變更僅在延遲更新許可信號(hào)157被輸出時(shí)的延遲控制值的情況下的延遲控制值的變化。并且，此時(shí)的延遲時(shí)間的變化由(F)示出。以下，將本發(fā)明的延遲控制值的變化(D)與此時(shí)的延遲時(shí)間的變化(G)合在一起進(jìn)行說(shuō)明。首先，在時(shí)刻tl延遲更新許可信號(hào)157被輸出。據(jù)此，第一延遲控制值151以及第二延遲控制值152均被更新。因此，以往方法的延遲控制值(C)以及本發(fā)明的延遲控制值(D)均與理想的延遲控制值(B) —致。該處理與圖3所示的步驟S102至S103的處理相對(duì)應(yīng)。接著，時(shí)刻tl到時(shí)刻t2之間為延遲更新許可信號(hào)157沒(méi)有被輸出的期間。此時(shí)，在以往方法中，延遲控制值不被更新，而是取一定值。對(duì)此，在本發(fā)明為了依照?qǐng)D3所示的流程，因此直到第二延遲部132能夠調(diào)整的延遲量的延遲控制值為止，延遲控制值發(fā)生變化。即，在此之間，理想的延遲控制值(B)與本發(fā)明的延遲控制值(D) —致。并且，該處理與圖3所示的步驟S104至S107的處理相對(duì)應(yīng)。接著，在時(shí)刻t2，理想的延遲控制值(B)達(dá)到第二延遲部132能夠調(diào)整的延遲量的延遲控制值。換而言之，需要變更第一延遲部133的延遲量。因此，存儲(chǔ)器控制裝置100停止延遲控制值的更新。據(jù)此，延遲控制值取一定值。因此，僅在時(shí)刻t2到時(shí)刻t3之間，理想的延遲控制值(B)與本發(fā)明的延遲控制值(D)不同。該處理與圖3所示的步驟S104至S106的“是”的情況下的處理相對(duì)應(yīng)。接著，在時(shí)刻t3，下一個(gè)延遲更新許可信號(hào)157被輸出，以往方法的延遲控制值(C)以及本發(fā)明的延遲控制值(D)均與理想的延遲控制值(B) —致。該處理與圖3所示的步驟S102至S103的處理相對(duì)應(yīng)。并且，從時(shí)刻t3到時(shí)刻t4之間也反復(fù)進(jìn)行與時(shí)刻tl到時(shí)刻t3相同的處理。通過(guò)反復(fù)進(jìn)行以上的處理，電壓隨著時(shí)間逐漸變化而上升的情況下，本發(fā)明所涉及的存儲(chǔ)器控制裝置100與以往方法相比較，能夠?qū)⒀舆t電路131的延遲量控制成與理想的延遲量接近的狀態(tài)。因此，本發(fā)明所涉及的存儲(chǔ)器控制裝置100與以往方法相比較，能夠提高在高速進(jìn)行數(shù)據(jù)收發(fā)時(shí)的穩(wěn)定性。并且，圖5示出了在電壓隨著時(shí)間逐漸下降的情況下的存儲(chǔ)器控制裝置100的工作例子。另外，詳細(xì)的工作由于與圖4的情況相同，因此省略說(shuō)明。綜上所述，本發(fā)明的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100即使在電壓隨著時(shí)間發(fā)生變化的情況下，也能夠使延遲電路131的延遲量迎合到理想的延遲量。據(jù)此，存儲(chǔ)器控制裝置100能夠?qū)崿F(xiàn)更加穩(wěn)定的高速數(shù)據(jù)傳輸。另外，在此雖然以電壓隨著時(shí)間發(fā)生變化的情況為例進(jìn)行了說(shuō)明，不過(guò)因溫度等其他的要因而鎖定值154發(fā)生變化的情況也是同樣。并且，通過(guò)將第二延遲部132中所包含的第二延遲元件142的數(shù)量設(shè)定得較多，或者在圖3的步驟S103所決定的第二延遲控制值152設(shè)置偏置值，從而能夠不使圖4所示的時(shí)刻t2到時(shí)刻t3的狀態(tài)出現(xiàn)，或者能夠使迎合理想的延遲量的幅度增大。并且，決定方法可以是僅迎合延遲控制值増加的方向或者是僅迎合減少的方向。相反，也可以通過(guò)對(duì)能夠迎合的延遲量加以限制，來(lái)將構(gòu)成第二延遲部132的第二延遲元件142的數(shù)量抑制到較少。并且，在圖3所示的步驟S104，也可以不必即時(shí)地確認(rèn)鎖定值154的變化，而是以一定時(shí)間間隔來(lái)確認(rèn)鎖定值154的變化。S卩，延遲調(diào)整部111在延遲更新許可信號(hào)157沒(méi)有被輸出的情況下(S102的“否”)，可以以預(yù)先決定的一定時(shí)間間隔來(lái)更新第二延遲控制值152。這樣，通過(guò)使判斷處理具有充裕的時(shí)間，從而能夠調(diào)整迎合鎖定值154的變化的速度。并且，并非受限于按一定的期間來(lái)確認(rèn)鎖定值154的變化的方法，也可以是在新的要求延遲量156與保持的要求延遲量156的差分為一定值以上時(shí)執(zhí)行步驟S105等的方法。圖6是示出這種情況下的存儲(chǔ)器控制裝置100進(jìn)行的延遲量調(diào)整工作的流程圖。并且，圖6的處理相對(duì)于圖3所示的處理，步驟S114的處理與步驟S104的處理不同。具體而言，在步驟S114，延遲調(diào)整控制部113判斷由現(xiàn)在延遲計(jì)算部114輸出的新的要求延遲量156、與該延遲調(diào)整控制部113所保持的要求延遲量156的差分是否為預(yù)先決定的值以上。在新的要求延遲量156與該延遲調(diào)整控制部113所保持的要求延遲量156的差分不足預(yù)先決定的值的情況下(S114的“否”)，延遲調(diào)整控制部113再次進(jìn)行步驟S102以后的處理。另外，在新的要求延遲量156與該延遲調(diào)整控制部113所保持的要求延遲量156的差分在預(yù)先決定的值以上的情況下(S114的“是”)，接著，延遲控制值生成部112利用新的要求延遲量156，生成第一延遲控制值151以及第二延遲控制值152(S105)。并且，以上所說(shuō)明的存儲(chǔ)器控制裝置100不受限于與SDRAM101連接，而且也適用于與其他的種類的存儲(chǔ)器連接的存儲(chǔ)器控制裝置。并且，本發(fā)明不依存于被安裝的底板以及封裝。并且，在上述的說(shuō)明中，雖然是以將本發(fā)明所涉及的延遲電路131以及延遲控制部110適用于存儲(chǔ)器控制為例進(jìn)行了說(shuō)明，不過(guò)也可以適用于存儲(chǔ)器控制以外。S卩，本發(fā)明能夠適用于進(jìn)行延遲控制的延遲控制裝置。例如，在進(jìn)行數(shù)據(jù)收發(fā)的電路等需要進(jìn)行高精度的延遲控制的情況下，本發(fā)明也能夠適用。并且，在這樣的延遲控制裝置中，上述的數(shù)據(jù)接收部134也能夠被替換為進(jìn)行以下處理的處理部，即:進(jìn)行利用了由延遲電路131生成的延遲信號(hào)153的處理，上述的刷新期間能夠替換為無(wú)效期間，該無(wú)效期間是指該處理部不進(jìn)行利用了延遲信號(hào)153的處理的期間，上述的數(shù)據(jù)接收期間能夠替換為有效期間，該有效期間是指該處理部執(zhí)行利用了延遲信號(hào)153的處理的期間。
(實(shí)施方式2)在本發(fā)明的實(shí)施方式2中，對(duì)上述的實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100的變形例進(jìn)行說(shuō)明。圖7是示出本發(fā)明的實(shí)施方式2所涉及的存儲(chǔ)器系統(tǒng)20的構(gòu)成的方框圖。并且，在圖7中對(duì)于與圖1相同的構(gòu)成要素賦予相同的符號(hào)，以下主要對(duì)與實(shí)施方式I的不同之處進(jìn)行說(shuō)明。圖7所示的存儲(chǔ)器系統(tǒng)20相對(duì)于圖1所示的存儲(chǔ)器系統(tǒng)10，存儲(chǔ)器控制裝置200所具備的指令控制部220以及延遲調(diào)整控制部213的功能，與存儲(chǔ)器控制裝置100所具備的指令控制部120以及延遲調(diào)整控制部113的功能不同。具體而言，延遲調(diào)整控制部213還輸出給指令控制部220的延遲更新要求259。以下，利用圖8對(duì)延遲調(diào)整部111的工作進(jìn)行說(shuō)明。圖8是存儲(chǔ)器控制裝置200所進(jìn)行的延遲量調(diào)整工作的流程圖。并且，在步驟S106為“是”的情況下的處理與圖3不同，除此以外的處理與圖3相同。在新的第一延遲控制值151與現(xiàn)在輸出的第一延遲控制值151不同的情況下(S106的“是”)，延遲調(diào)整控制部213將延遲更新要求259輸出給指令控制部220 (S208)。指令控制部220在接受了延遲更新要求259的情況下，使現(xiàn)在處理的指令處理停止，之后，輸出延遲更新許可信號(hào)157。因此，延遲調(diào)整控制部213接受延遲更新許可信號(hào)157(S102的“是”)，更新第一延遲控制值151以及第二延遲控制值152(S103)。綜上所述，本發(fā)明的實(shí)施方式2所涉及的存儲(chǔ)器控制裝置200除了具有實(shí)施方式I所涉及的存儲(chǔ)器控制裝置100的功能以外，而且在延遲更新許可信號(hào)157沒(méi)有被輸出的情況下(刷新期間以外)，在第一延遲控制值151被更新的情況下，在停止了指令處理的狀態(tài)下，能夠更新延遲量。因此，本發(fā)明的實(shí)施方式2所涉及的存儲(chǔ)器控制裝置200能夠進(jìn)一步使延遲量的更新頻度増加。接著，利用圖9對(duì)實(shí)際上的延遲控制值以及延遲時(shí)間是怎樣變化的進(jìn)行說(shuō)明。圖9示出了在電壓隨著時(shí)間逐漸上升的情況下的存儲(chǔ)器控制裝置200的工作例子。并且，圖9所示的㈧至(G)與圖4相同。在時(shí)刻t2，在達(dá)到第二延遲部132能夠調(diào)整的延遲量的延遲控制值的情況下，圖8所示的步驟S208的處理被執(zhí)行，延遲更新要求259從延遲調(diào)整控制部213輸出。接著，指令控制部220接受延遲更新要求259，在時(shí)刻t5輸出延遲更新許可信號(hào)157。據(jù)此，通過(guò)圖8所示的步驟S102至S103的處理，理想的延遲控制值(B)與本發(fā)明的延遲控制值(D) —致。另外，在此雖然示出了電壓隨著時(shí)間逐漸上升的情況下的工作的例子，逐漸下降的情況下也是同樣。并且，不僅是電壓發(fā)生變化的情況，因溫度等其他的要因發(fā)生變化的情況也是同樣。綜上所述，本發(fā)明的實(shí)施方式2所涉及的存儲(chǔ)器控制裝置200通過(guò)根據(jù)延遲更新要求259來(lái)使延遲更新許可信號(hào)157強(qiáng)制輸出，從而能夠使延遲值更加地迎合為理想的延遲值。另外，在步驟S106的條件判斷中，在第一延遲控制值151不同的情況下，并非受限于即時(shí)執(zhí)行步驟S209的方法，也可以利用以下的方法。圖10是存儲(chǔ)器控制裝置200所進(jìn)行的延遲量調(diào)整工作的変形例的流程圖。并且，圖10的處理相對(duì)于圖8所示的處理添加了步驟S209的處理。具體而言，在步驟S105算出的新的第一延遲控制值151與現(xiàn)在輸出的第一延遲控制值151不同的情況下(S106的“是”)，接著，延遲調(diào)整控制部113判斷在步驟S105算出的新的第一延遲控制值151與現(xiàn)在的第一延遲控制值151的差分是否為預(yù)先決定的值以上(S209)。在新的第一延遲控制值151與現(xiàn)在的第一延遲控制值151的差分為不足預(yù)先決定的值的情況下(S209的“否”)，延遲調(diào)整部111不進(jìn)行第一延遲控制值151以及第二延遲控制值152的更新，接著，進(jìn)行步驟S102以后的處理。并且，在新的第一延遲控制值151與現(xiàn)在的第一延遲控制值151的差分為預(yù)先決定的值以上的情況下(S209的“是”)，接著，延遲調(diào)整控制部213將延遲更新要求259輸出給指令控制部220 (S208)。據(jù)此，能夠抑制輸出延遲更新要求259的頻度。并且，在延遲更新要求259被輸出的情況下，指令控制部220能夠一邊發(fā)行刷新指令，一邊輸出延遲更新許可信號(hào)157。或者，在數(shù)據(jù)控制部130具備數(shù)據(jù)發(fā)送部和數(shù)據(jù)接收部的情況下，能夠?qū)⒔o數(shù)據(jù)發(fā)送部的延遲更新許可信號(hào)157、與給數(shù)據(jù)接收部的延遲更新許可信號(hào)157區(qū)分開(kāi)，并能夠控制延遲調(diào)整部111分別以不同的定時(shí)對(duì)數(shù)據(jù)發(fā)送部進(jìn)行延遲調(diào)整以及對(duì)數(shù)據(jù)接收部進(jìn)行延遲調(diào)整。并且，上述雖然以源同步方式的數(shù)據(jù)傳輸為例進(jìn)行了說(shuō)明，不過(guò)，本發(fā)明并非受這些所限定，延遲量的調(diào)整能夠?qū)?yīng)于所需的所有的系統(tǒng)。并且，上述的實(shí)施方式I至2所涉及的存儲(chǔ)器系統(tǒng)10以及20中所包含的各個(gè)處理部典型地能夠作為集成電路的LSI來(lái)實(shí)現(xiàn)。這些可以單獨(dú)地被制成一個(gè)芯片，也可以將這些的一部分或全部包含在一個(gè)芯片中。并且，集成電路化的方法不僅限于LSI，也可以以專用電路或通用處理器來(lái)實(shí)現(xiàn)。在LSI制造后，也可以利用可編程的FPGA(Field Programmable Gate Array:現(xiàn)場(chǎng)可編程門陣列)或利用能夠?qū)SI內(nèi)部的電路單元的連接以及設(shè)定重新構(gòu)建的可重裝處理器。并且，本發(fā)明的實(shí)施方式I至2所涉及的存儲(chǔ)器系統(tǒng)10以及20的功能的一部分也可以通過(guò)CPU等處理器執(zhí)行程序來(lái)實(shí)現(xiàn)。而且，本發(fā)明可以是上述的程序，也可以是記錄有上述的程序的記錄介質(zhì)。并且，上述的程序是能夠經(jīng)由互聯(lián)網(wǎng)等傳輸介質(zhì)來(lái)流通的。并且，也可以對(duì)上述的實(shí)施方式I至2所涉及的存儲(chǔ)器系統(tǒng)以及其變形例的功能的之中的一部分進(jìn)行組合。并且，以上所使用的數(shù)字均為用于對(duì)本發(fā)明進(jìn)行具體說(shuō)明的例子，本發(fā)明不受這些例子中的數(shù)字所限。并且，以高/低表示的邏輯等級(jí)或以O(shè)N (接通)/OFF (斷開(kāi))表示的開(kāi)關(guān)狀態(tài)僅為對(duì)本發(fā)明進(jìn)行具體說(shuō)明的一個(gè)例子，也可以對(duì)這些例子中的邏輯等級(jí)或開(kāi)關(guān)狀態(tài)進(jìn)行不同的組合，也能夠得到同樣的效果。并且，本發(fā)明不僅能夠作為上述的存儲(chǔ)器系統(tǒng)來(lái)實(shí)現(xiàn)，而且能夠作為存儲(chǔ)器系統(tǒng)中所包括的存儲(chǔ)器控制裝置或延遲電路來(lái)實(shí)現(xiàn)。并且，本發(fā)明也可以作為包括該存儲(chǔ)器系統(tǒng)的信息終端設(shè)備等來(lái)實(shí)現(xiàn)。
并且，以上所說(shuō)明的步驟的執(zhí)行順序僅為對(duì)本發(fā)明進(jìn)行說(shuō)明的具體的例子，也可以是除上述以外的順序。并且，上述步驟的一部分也可以與其他的步驟同時(shí)(并行)執(zhí)行。而且，在不脫離本發(fā)明的主旨的情況下，本領(lǐng)域技術(shù)人員對(duì)本實(shí)施方式所想到的范圍內(nèi)的各種變形例子均包含在本發(fā)明的范圍之內(nèi)。工業(yè)實(shí)用性如以上說(shuō)明，本發(fā)明能夠適用于延遲電路、延遲控制裝置、存儲(chǔ)器控制裝置以及存儲(chǔ)器系統(tǒng)。并且，本發(fā)明能夠適用于包括存儲(chǔ)器系統(tǒng)的便攜式電話設(shè)備、個(gè)人電腦、以及便攜式信息終端等信息終端設(shè)備。符號(hào)說(shuō)明10,20 存儲(chǔ)器系統(tǒng)100,200 存儲(chǔ)器控制裝置101SDRAM (同步動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)110延遲控制部111延遲調(diào)整部112延遲控制值生成部113，213 延遲調(diào)整控制部114延遲計(jì) 算部115MasterDLL (延遲鎖定環(huán))116延遲設(shè)定部120,220 指令控制部130數(shù)據(jù)控制部131延遲電路132第二延遲部133第一延遲部134數(shù)據(jù)接收部142第二延遲元件142a, 143a 緩沖器142b電容142c開(kāi)關(guān)143第一延遲元件143b選擇器151第一延遲控制值152第二延遲控制值153,160 延遲信號(hào)154鎖定值155延遲設(shè)定值156要求延遲量157延遲更新許可信號(hào)158延遲控制值生成指示
259延遲更新要求
權(quán)利要求
1.一種延遲電路，具備被串聯(lián)連接的第一延遲部以及第二延遲部，該第一延遲部以及第二延遲部通過(guò)使輸入信號(hào)延遲來(lái)生成延遲信號(hào)， 所述第一延遲部，具有第一信號(hào)傳遞路徑，按照第一延遲控制信號(hào)，對(duì)所述第一信號(hào)傳遞路徑之中的傳遞所述輸入信號(hào)的信號(hào)傳遞路徑進(jìn)行切換，從而變更使所述輸入信號(hào)延遲的第一延遲量； 所述第二延遲部，具有第二信號(hào)傳遞路徑，針對(duì)傳遞所述輸入信號(hào)的所述第二信號(hào)傳遞路徑不進(jìn)行切換，而是按照第二延遲控制信號(hào)，來(lái)變更使所述輸入信號(hào)延遲的第二延遲量。
2.如權(quán)利要求1所述的延遲電路， 所述第一延遲部，按照所述第一延遲控制信號(hào)，對(duì)所述第一信號(hào)傳遞路徑之中的傳遞所述輸入信號(hào)的信號(hào)傳遞路徑進(jìn)行切換，從而變更該信號(hào)傳遞路徑上的串聯(lián)連接的柵極元件的數(shù)量； 所述第二延遲部，按照所述第二延遲控制信號(hào)，通過(guò)變更被附加到所述第二信號(hào)傳遞路徑的電容的大小，來(lái)變更所述第二延遲時(shí)間。
3.—種延遲控制裝置，具備: 權(quán)利要求1所述的所述延遲電路； 延遲調(diào)整部，生成所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)；以及 處理部，利用由所述延遲電路生成的所述延遲信號(hào)來(lái)進(jìn)行處理； 所述延遲調(diào)整部進(jìn)行以下的更新: 在所述處理部沒(méi)有進(jìn)行利用了所述延遲信號(hào)的處理的無(wú)效期間，通過(guò)更新所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)，來(lái)更新所述第一延遲量以及所述第二延遲量， 在所述處理部進(jìn)行利用了所述延遲信號(hào)的處理的有效期間，通過(guò)更新所述第二延遲控制信號(hào)，來(lái)更新所述第二延遲量。
4.如權(quán)利要求3所述的延遲控制裝置， 延遲調(diào)整部，在所述有效期間中，以預(yù)先決定的一定的時(shí)間間隔，來(lái)更新所述第二延遲控制信號(hào)。
5.如權(quán)利要求3所述的延遲控制裝置， 所述延遲控制裝置還具備延遲檢測(cè)部，該延遲檢測(cè)部檢測(cè)基準(zhǔn)延遲量，該基準(zhǔn)延遲量示出該延遲控制裝置在現(xiàn)在的工作環(huán)境中的延遲量的指標(biāo)； 所述延遲調(diào)整部，按照所述基準(zhǔn)延遲量，生成所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)。
6.如權(quán)利要求5所述的延遲控制裝置， 所述延遲調(diào)整部，在所述有效期間中，在由所述延遲檢測(cè)部新檢測(cè)出的所述基準(zhǔn)延遲量、與進(jìn)行該檢測(cè)之前的最后更新所述第二延遲控制信號(hào)之時(shí)的所述基準(zhǔn)延遲量的差分比預(yù)先決定的值大的情況下，更新所述第二延遲控制信號(hào)。
7.如權(quán)利要求5所述的延遲控制裝置， 所述延遲調(diào)整部，在所述有效期間中， 按照由所述延遲檢測(cè)部新檢測(cè)出的所述基準(zhǔn)延遲量，算出新的所述第一延遲控制信號(hào)以及新的所述第二延遲控制信號(hào)，在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)相同的情況下，將所述新的第二延遲控制信號(hào)輸出到所述第二延遲部，從而更新所述第二延遲量， 在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)不同的情況下，不更新所述第一延遲量以及所述第二延遲量。
8.如權(quán)利要求5所述的延遲控制裝置， 所述延遲調(diào)整部，在所述有效期間中， 按照由所述延遲檢測(cè)部新檢測(cè)出的所述基準(zhǔn)延遲量，算出新的所述第一延遲控制信號(hào)以及新的所述第二延遲控制信號(hào)， 在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)相同的情況下，將所述新的第二延遲控制信號(hào)輸出到所述第二延遲部，從而更新所述第二延遲量， 在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)不同的情況下，將所述處理部控制成不進(jìn)行利用了所述延遲信號(hào)的處理之后，更新所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)。
9.如權(quán)利要求8所述的延遲控制裝置， 所述延遲調(diào)整部，在所述有效期間中，在算出的所述新的第一延遲控制信號(hào)與現(xiàn)在的所述第一延遲控制信號(hào)之間的差分為預(yù)先決定的值以上的情況下，將所述處理部控制成不進(jìn)行利用了所述延遲信號(hào)的處理之后，更新所述第一延遲控制信號(hào)以及所述第二延遲控制信號(hào)。
10.一種存儲(chǔ)器控制裝置，從存儲(chǔ)器中讀出數(shù)據(jù)， 該存儲(chǔ)器控制裝置具備權(quán)利要求5所述的所述延遲控制裝置； 所述輸入信號(hào)是從所述存儲(chǔ)器輸出的選通信號(hào)； 所述處理部利用所述延遲信號(hào)，來(lái)取入從所述存儲(chǔ)器輸出的數(shù)據(jù)。
11.一種信息終端設(shè)備，具備: 存儲(chǔ)器；以及 從所述存儲(chǔ)器讀出數(shù)據(jù)的權(quán)利要求10所述的所述存儲(chǔ)器控制裝置。
全文摘要
本發(fā)明所涉及的延遲電路(131)通過(guò)使輸入信號(hào)延遲來(lái)生成延遲信號(hào)(153)，該延遲電路(131)具備被串聯(lián)連接的第一延遲部(133)和第二延遲部(132)，第一延遲部(133)具有第一信號(hào)傳遞路徑，按照第一延遲控制值(151)，通過(guò)對(duì)第一信號(hào)傳遞路徑中的傳遞輸入信號(hào)的信號(hào)傳遞路徑進(jìn)行切換，從而變更使輸入信號(hào)延遲的第一延遲量，第二延遲部(132)具有第二信號(hào)傳遞路徑，不切換傳遞輸入信號(hào)的第二信號(hào)傳遞路徑，而是按照第二延遲控制值(152)，來(lái)變更使輸入信號(hào)延遲的第二延遲量。
文檔編號(hào)H03K5/14GK103168420SQ20118005053
公開(kāi)日2013年6月19日 申請(qǐng)日期2011年10月20日 優(yōu)先權(quán)日2010年11月1日
發(fā)明者村上大輔 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社