三維存儲器陣列的串選擇線及其制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明是有關(guān)于一種半導(dǎo)體元件，且特別是有關(guān)于一種三維存儲器陣列的串選擇 線（string select line, SSL)及其制作方法。
【背景技術(shù)】
[0002] 由于非易失性存儲器具有存入的數(shù)據(jù)在斷電后也不會消失的優(yōu)點(diǎn)，因此許多電器 產(chǎn)品中必須具備此類存儲器，以維持電器產(chǎn)品開機(jī)時的正常操作。
[0003] 隨著電子元件的尺寸縮小，由存儲單元陣列構(gòu)成的存儲器的尺寸也隨之縮小。然 而，受限于目前的光刻技術(shù)，一般二維的存儲單元陣列在尺寸縮減上（例如縮小相鄰存儲 單元之間的間距）受到限制。
[0004] 設(shè)計者正在尋求堆棧多重薄膜結(jié)構(gòu)以構(gòu)成存儲單元的技術(shù)，這種技術(shù)有潛力達(dá)成 相當(dāng)大的儲存容量以及較低的單位比特成本。這就是目前高度受到業(yè)界關(guān)注的三維存儲器 陣列。然而，目前的三維存儲器陣列工藝的復(fù)雜度較高，且在尺寸的縮減上仍受到現(xiàn)有光刻 技術(shù)的限制。

【發(fā)明內(nèi)容】

[0005] 本發(fā)明提供一種三維存儲器陣列的串選擇線及其制作方法，可以讓串選擇線的柵 極更易于控制，且可以避免串選擇線的柵極被編程或擦除的狀況。
[0006] 本發(fā)明的三維存儲器陣列的串選擇線的制作方法包括以下步驟：首先，提供介電 基底，該介電基底上已形成了疊層和硬掩模層，其中疊層包括交替堆棧的多個介電層和多 個第一導(dǎo)電層，且具有暴露出該介電基底的兩個第一開口，疊層位于兩個第一開口之間的 部分用以形成串選擇線；硬掩模層覆蓋疊層且具有第二開口，第二開口位于這些第一開口 上方且暴露這些第一開口之間的疊層。接著，進(jìn)行熱處理以在疊層的該部分的側(cè)壁上形成 氧化層。然后，在這些第一開口和該第二開口中形成第二導(dǎo)電層，該第二導(dǎo)電層和該氧化層 接觸。而后，移除部分疊層、部分硬掩模層和部分第二導(dǎo)電層，以形成串選擇線和位線圖案， 其中串選擇線包括疊層的該部分以及包覆疊層的該部分的第二導(dǎo)電層。
[0007] 在本發(fā)明的一實(shí)施例中，在疊層的該部分的側(cè)壁上形成氧化層的方法包括在疊層 的該部分中的這些第一導(dǎo)電層的側(cè)壁上形成氧化層。
[0008] 在本發(fā)明的一實(shí)施例中，該疊層的最上層為介電層。
[0009] 在本發(fā)明的一實(shí)施例中，該第二開口包括形狀相同的第一部分和第二部分，以及 連接第一部分和第二部分且暴露出疊層的第三部分，第一部分和第二部分的形狀分別和每 一第一開口相同。
[0010] 在本發(fā)明的一實(shí)施例中，移除部分疊層的方法是干式刻蝕法，且此干式刻蝕法對 介電層和第一導(dǎo)電層不具選擇性。
[0011] 在本發(fā)明的一實(shí)施例中，第二開口的形成方法包括以下步驟。在介電基底上依序 形成全面覆蓋介電基底的堆棧材料層和硬掩模材料層。在堆棧材料層和硬掩模材料層中形 成兩個第三開口以形成具有這些第一開口的該疊層。移除這些第三開口之間的硬掩模材料 層以形成具有該第二開口的該硬掩模層。
[0012] 在本發(fā)明的一實(shí)施例中，移除這些第三開口之間的該硬掩模材料層的方法包括以 下步驟。在介電基底上形成填滿這些第三開口且覆蓋該硬掩模材料層的材料層。在該材料 層上形成圖案化光刻膠層。以圖案化光刻膠層為掩模，移除部分該材料層以及這些第三開 口之間的硬掩模材料層。移除剩余的該材料層。
[0013] 在本發(fā)明的一實(shí)施例中，該材料層包括有機(jī)介電材料層和富娃聚合物層，有機(jī)介 電材料層填滿這些第三開口，富硅聚合物層全面覆蓋介電基底。
[0014] 在本發(fā)明的一實(shí)施例中，介電層的材料為氧化物。
[0015] 在本發(fā)明的一實(shí)施例中，第一導(dǎo)電層的材料為多晶硅。
[0016] 在本發(fā)明的一實(shí)施例中，第二導(dǎo)電層的材料為多晶硅。
[0017] 本發(fā)明的三維存儲器陣列的串選擇線包括介電基底；串選擇線結(jié)構(gòu)，位于介電基 底上，串選擇線結(jié)構(gòu)包括交替堆棧的多個介電層和多個第一導(dǎo)電層；第二導(dǎo)電層，覆蓋串選 擇線結(jié)構(gòu)的側(cè)壁和頂部；以及氧化層，位于第一導(dǎo)電層和第二導(dǎo)電層之間，且與第一導(dǎo)電層 和第二導(dǎo)電層接觸。
[0018] 在本發(fā)明的一實(shí)施例中，串選擇線結(jié)構(gòu)的最上層為介電層。
[0019] 基于上述，本發(fā)明提出一種新穎的三維存儲器陣列的串選擇線的制作方法。將串 選擇線的工藝和字線的工藝分開。以柵極氧化物作為串選擇線中柵極的柵介電層，這可以 讓Vt降低，也不會發(fā)生串選擇線的柵極無意間被編程或擦除的現(xiàn)象。
[0020] 為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例作詳細(xì)說明如下。
【附圖說明】
[0021] 圖IA到圖IOB是根據(jù)本發(fā)明第一實(shí)施方式所繪示的一種三維存儲器陣列的串選 擇線的制作方法的流程圖，其中圖IA到圖6A、圖8A、圖9和圖IOA是上視圖，其他圖式則是 沿著各個上視圖的剖面線所繪示的剖面圖或局部放大圖。
[0022] 【符號說明】
[0023] 100:介電基底
[0024] 101:開口
[0025] 102 :堆棧材料層
[0026] 102a:介電層
[0027] 102b:第一導(dǎo)電層
[0028] 103:開口
[0029] 104 :硬掩模材料層
[0030] 105:開口
[0031] 105a:第一部分
[0032] 105b :第二部分
[0033] 105c :第三部分
[0034] 106 :疊層
[0035] 108 :材料層
[0036] 1〇9 :硬掩模層
[0037] 110:有機(jī)介電材料層
[0038] 112:富硅聚合物層
[0039] 114:圖案化光刻膠層
[0040] 120:第二導(dǎo)電層
[0041] 122 :氧化層
[0042] 124:圖案化光刻膠層
[0043] 124a :第一部分
[0044] 124b :第二部分
[0045] 124c :第三部分
[0046] 200 :部分
[0047] 300:串選擇線
[0048] 400:位線圖案
[0049] 500 :接墊圖案
【具體實(shí)施方式】
[0050] 本發(fā)明第一實(shí)施方式提出一種三維存儲器陣列的串選擇線的制作方法。
[0051] 圖IA到圖10是根據(jù)第一實(shí)施方式所繪示的一種三維存儲器陣列的串選擇線的制 作方法的流程圖，其中圖IA到圖6A、圖8A、圖9和圖10是上視圖，其他圖式則是沿著各個 上視圖的剖面線所繪示的剖面圖或局部放大圖。
[0052] 第一實(shí)施方式的三維存儲器陣列的串選擇線的制作方法包括以下步驟。請參照圖 IA和沿著圖IA的AA剖線繪示的圖1B，首先，提供介電基底100。介電基底100的材料可 為氧化物，例如氧化硅。介電基底100上依序形成有全面覆蓋介電基底100的堆棧材料層 102和硬掩模材料層104。雖然圖IB將堆棧材料層102繪示成單層結(jié)構(gòu)，但堆棧材料層102 實(shí)際上包括交替堆棧的多個介電層102a和多個第一導(dǎo)電層102b，對于這點(diǎn)，下文將會搭配 圖7作更詳細(xì)的說明。舉例來說，第一導(dǎo)電層102b的層數(shù)可能分別為四層、八層、十六層或 三十二層，而各個介電層102a則可以配置在每一第一導(dǎo)電層102b的上或下側(cè)。在一種實(shí) 施例中，堆棧材料層102的最上層為介電層102a。在另一實(shí)施例中，堆棧材料層102的最下 層也是介電層l〇2a。
[0053] 介電層102a的材料可以是氧化物，例如氧化娃，而第一導(dǎo)電層102b的材料則可以 是多晶硅。硬掩模材料層104的材料可以是氮化物，例如氮化硅。當(dāng)然，本發(fā)明并不以此為 限。舉例來說，在其他的實(shí)施例中，介電層l〇2a的材料也可以是氮化物或氮氧化物。堆棧 材料層102 (介電層102a和第一導(dǎo)電層102b)和硬掩模材料層104的形成方法例如是化學(xué) 氣相沉積法。
[0054] 請參照圖2A和沿著圖2A的AA剖線繪示的圖2B，接著，移除堆棧材料層102的一 部分和硬掩模材料層104的一部分，以形成具有多個開口的疊層106和具有多個開口的硬 掩模材料層104,其中，疊層106中的開口和硬掩模材料層104中的開口共同構(gòu)成了暴露出 介電基底100的開口 101。移除堆棧材料層102和硬掩模材料層104的方法例如是干式刻 蝕法。
[0055] 請參照圖3A和沿著圖3A的AA剖線繪示的圖3B，接著，在介電基底100上形成材料 層108,材料層108填滿開口 101，且全面地覆蓋介電基底100。具體地說，在本實(shí)施方式中， 材料層108是一種復(fù)合結(jié)構(gòu)，其包括有機(jī)介電材料層（organic dielectric layer,0DL)110 和富硅聚合物層112。有機(jī)介電材料層110具有較佳的間隙填充能力，可以順利地填滿這些 開口 101。有機(jī)介電材料層110例如是信越（Shin-Etsu)公司生產(chǎn)的商標(biāo)名為0DL-61或 0DL-50的產(chǎn)品。富硅聚合物層112則形成在有機(jī)介電材料層110上，全面地覆蓋介電基底 1〇〇,作為后續(xù)光刻工藝中的硬掩模。富硅聚合物層112例如是信越（Shin-Etsu)公司生產(chǎn) 的商標(biāo)名為SHB的產(chǎn)品。
[0056] 請參照圖4A和沿著圖4A的AA剖線繪示的圖4B，接著，在材料層108上形成圖案 化光刻膠層114。圖案化光刻膠層114的形成方法例如是先在介電基底100上涂布一層光 刻膠材料層（未繪示），然后經(jīng)曝光和顯影步驟以將該光刻膠材料層圖案化。需注意的是， 由于圖4A的AA線所經(jīng)之處沒有圖案化光刻膠層114，因此圖4B和圖3B是相同的。為了清 楚顯示圖案化光刻膠層114和開口 101的相對關(guān)系，圖4A中另外以虛線繪示了開口 101。
[0057] 請參照圖5A和沿著圖5A的AA剖線繪示的圖5B，接著，以圖案化光刻膠層114為 掩模，移除材料層108的一部分，并移除開口 101之間（請一并參照圖4A)的硬掩模材料層 104。移除材料層108和硬掩模材料層104的方法可以是干式刻蝕法，例如反應(yīng)式離子刻蝕 (reactive ion etching, RIE)。此外，如果疊層106的最上層是介電層106a，則該介電層 106a在此干式刻蝕工藝中可作為刻蝕終止層?？涛g之后，材料層108的富硅聚合物層112 被完全移除了，僅留下在疊層106的開口 103中的有機(jī)介電材料層110。
[0058] 請參照圖6A和分別沿著圖6A的AA剖線、BB剖線和CC剖線繪示的圖6B、圖6C和 圖6D，接著，移除圖案化光刻膠層114,然后再移除剩余的材料層108 (即剩余的有機(jī)介電材 料層110)，以形成疊層106和硬掩模層109。移除圖案化光刻膠層114和材料層108的方 法可以分別是干式或濕式去光刻膠法和