一種雙位無結(jié)閃存存儲器及其編程、擦除和讀取方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)領(lǐng)域，更具體地，涉及一種雙位無結(jié)閃存存儲器及其編程、擦除和讀取方法。
【背景技術(shù)】
[0002]隨著現(xiàn)代CMOS器件的PN結(jié)之間距離已到亞50nm階段，極高的摻雜濃度梯度非常必要，這大大增加了工藝制造的難度。在器件溝道長度小于50nm的情況下，超淺結(jié)技術(shù)對于抑制短溝效應(yīng)非常有效，但控制PN結(jié)的深度和其剖面卻很困難。并且，由于熱退火的高昂成本，使得形成超淺結(jié)對于未來的3D多層堆疊器件的工藝來說是一個瓶頸。
[0003]SONOS (Si Iicon-Oxide-Nitride-Oxide-Si I icon,娃-氧化物-氮化物-氧化物-硅)是一種和閃存聯(lián)系較為緊密的非易失性存儲器。它與主流閃存的主要區(qū)別在于，它使用了氮化硅(Si3N4)、而不是多晶硅來充當(dāng)存儲材料。它的一個分支是SHINOS(硅-高電介質(zhì)-氮化物-氧化物-硅)。SONOS允許比多晶硅閃存更低的編程電壓和更高的編程-擦除循環(huán)次數(shù)，是一個較為活躍的研究、開發(fā)熱點。
[0004]SONOS相對于傳統(tǒng)浮柵晶體管閃存，有著更好的數(shù)據(jù)保持特性，氮化硅層是局域化的電荷存儲單元，與傳統(tǒng)浮柵晶體管利用導(dǎo)體多晶硅存儲電子不同，在氧化層有少量缺陷時，不會造成全部數(shù)據(jù)的突然丟失。
[0005]傳統(tǒng)的多位存儲技術(shù)簡介:存儲器存儲單元依靠浮柵中存貯的電子數(shù)不同區(qū)分O和1，具有較高的可靠性，在高達le5的擦除周期時，存儲器存儲單元的閾值電壓差仍能達到4V。這一特點使采用multiple level cell (多位存儲)技術(shù)成為可能。所謂multiplelevel cell技術(shù)，就是根據(jù)存儲器存儲單元浮柵中所存儲電子數(shù)量的不同，將其劃分為四個等級，用于分別代表00、01、10、11四個存儲狀態(tài)，實現(xiàn)一個cell (單元)存儲兩位數(shù)據(jù)。原始的single level cell技術(shù)，浮柵中電子數(shù)約為250個，閾值電壓處于較低的水平，代表存儲狀態(tài)I ;而電子數(shù)為4000到6000個時，閾值電壓較高，代表存儲狀態(tài)O。而multiplelevel cell技術(shù)，除原來的兩種情況分別代表存儲狀態(tài)00和11外，新加入了兩個中間值，即電子數(shù)為1500到2500代表存儲狀態(tài)00，電子數(shù)為3000到3500代表存儲狀態(tài)10。這樣就實現(xiàn)了在一個cell里存儲兩位數(shù)據(jù)，較原來在集成度上有了成倍的提高。
[0006]可是，傳統(tǒng)的浮柵多位存儲技術(shù)有其固有缺陷:
[0007]第一，要求穩(wěn)定的電荷存儲。multiple level cell技術(shù)四個狀態(tài)之間電荷數(shù)相差比較小，所以對漏電率要求更高，大約要求漏電率小于I個電子每天；
[0008]第二，要求精確的讀數(shù)據(jù)電路。multiple level cell技術(shù)要求更高的電荷感應(yīng)以區(qū)分00、01、10、11四個狀態(tài)，一般要通過很復(fù)雜的電路來實現(xiàn)，所以讀取速度也較慢；
[0009]第三，要求精確的電子注入機制。multiple level cell技術(shù)要求注入浮柵的電子數(shù)更加精確，而且要進行更加復(fù)雜的驗證，確保存儲數(shù)據(jù)的正確性，所以電路結(jié)構(gòu)更加復(fù)雜，寫入與擦除的速度也較慢。
[0010]無結(jié)晶體管首先由Jean-Pierre Colinge等人于2010年發(fā)表在Nature上的文章“Nanowire transistors without junct1ns”提出。它的工作原理在于使用均勾摻雜襯底代替源漏結(jié)構(gòu)，從而消除了晶體管原有的PN結(jié)的結(jié)構(gòu)，減小了工藝復(fù)雜度并且提高了晶體管的性能。在這種沒有PN結(jié)的晶體管中，利用柵的開關(guān)作用控制晶體管的導(dǎo)電性達到開關(guān)的效果。關(guān)斷時柵電壓小于閾值電壓，中間溝道部分被耗盡而關(guān)斷。器件導(dǎo)通時柵電壓大于等于閾值電壓，中間溝道部分形成并能導(dǎo)電。傳統(tǒng)的無結(jié)晶體管襯底是均勻摻雜而沒有源漏的PN結(jié)的結(jié)構(gòu)，故其可以省去形成源漏的工藝流程和離子擴散熱過程，并且不需增加新的光罩，因而大大節(jié)省了工藝步驟和成本。
[0011]因此，如何利用無結(jié)晶體管結(jié)構(gòu)設(shè)計一種新的SONOS閃存結(jié)構(gòu)，以解決傳統(tǒng)浮柵多位存儲技術(shù)存在的電路結(jié)構(gòu)復(fù)雜，讀取、寫入、擦除速度較慢，對可靠性要求較高的缺陷，成為業(yè)界一個待以解決的課題。

【發(fā)明內(nèi)容】

[0012]本發(fā)明的目的在于克服現(xiàn)有技術(shù)存在的上述缺陷，提供一種雙位無結(jié)閃存存儲器及其編程、擦除和讀取方法，可解決傳統(tǒng)浮柵多位存儲技術(shù)存在的電路結(jié)構(gòu)復(fù)雜，讀取、寫入、擦除速度較慢，對可靠性要求較高的缺陷。
[0013]為實現(xiàn)上述目的，本發(fā)明的技術(shù)方案如下:
[0014]—種雙位無結(jié)閃存存儲器，包括:
[0015]P型襯底，所述襯底中具有均勻重?fù)诫sN型雜質(zhì)的源端、漏端和溝道區(qū)域；以及
[0016]建立在所述源端、漏端之間的所述襯底上的SONOS閃存結(jié)構(gòu)，所述SONOS閃存結(jié)構(gòu)自下而上依次包括襯底硅層、柵氧化層、氮化硅層、氧化層、P型重?fù)诫s的多晶硅控制柵，所述氮化硅層包括用于存儲電荷的第一、第二存儲位，所述重?fù)诫s區(qū)域具有使所述SONOS閃存在關(guān)斷時能完全耗盡該區(qū)域電子的厚度；
[0017]其中，當(dāng)所述第一存儲位編程時，通過對所述控制柵施加負(fù)的柵極電壓，對所述漏端施加正的漏端電壓，對所述源端接地，以在所述控制柵與漏端之間產(chǎn)生強電場，引起形成的熱空穴的帶帶隧穿效應(yīng)，空穴在所述柵極電壓的作用下由所述漏端注入所述氮化硅層，并被漏端側(cè)所述第一存儲位處的所述氮化硅層的陷阱捕獲而存儲于其中完成編程；當(dāng)所述第二存儲位編程時，通過對所述控制柵施加負(fù)的柵極電壓，對所述源端施加正的源端電壓，對所述漏端接地，以在所述控制柵與源端之間產(chǎn)生強電場，引起形成的熱空穴的帶帶隧穿效應(yīng)，空穴在所述柵極電壓的作用下由所述源端注入所述氮化硅層，并被源端側(cè)所述第二存儲位處的所述氮化硅層的陷阱捕獲而存儲于其中完成編程。
[0018]優(yōu)選地，所述源端、漏端和溝道區(qū)域均勻重?fù)诫s有N型雜質(zhì)砷。
[0019]優(yōu)選地，所述砷的摻雜濃度為1E-19?1.5E-19/cm3。
[0020]優(yōu)選地，所述均勻重?fù)诫s區(qū)域的厚度不超過20nm。
[0021]優(yōu)選地，所述控制柵的柵長不超過40nm。
[0022]—種雙位無結(jié)閃存存儲器的編程、擦除和讀取方法，所述雙位無結(jié)閃存存儲器包括:P型襯底，所述襯底中具有均勻重?fù)诫sN型雜質(zhì)的源端、漏端和溝道區(qū)域；以及建立在所述源端、漏端之間的所述襯底上的SONOS閃存結(jié)構(gòu)，所述SONOS閃存結(jié)構(gòu)自下而上依次包括襯底硅層、柵氧化層、氮化硅層、氧化層、P型重?fù)诫s的多晶硅控制柵，所述氮化硅層包括用于存儲電荷的第一、第二存儲位，所述重?fù)诫s區(qū)域具有使所述SONOS閃存在關(guān)斷時能完全耗盡該區(qū)域電子的厚度；
[0023]該編程方法包括:利用帶帶隧穿熱空穴注入方式進行，在所述第一存儲位編程時，對所述控制柵施加負(fù)的柵極電壓，對所述漏端施加正的漏端電壓，對所述源端接地，以在所述控制柵與漏端之間產(chǎn)生強電場，引起形成的熱空穴的帶帶隧穿效應(yīng)，空穴在所述柵極電壓的作用下由所述漏端注入所述氮化硅層，并被漏端側(cè)所述第一存儲位處的所述氮化硅層的陷阱捕獲而存儲于其中完成編程；在所述第二存儲位編程時，對所述控制柵施加負(fù)的柵極電壓，對所述源端施加正的源端電壓，對所述漏端接地，以在所述控制柵與源端之間產(chǎn)生強電場，引起形成的熱空穴的帶帶隧穿效應(yīng)，空穴在所述柵極電壓的作用下由所述源端注入所述氮化硅層，并被源端側(cè)所述第二存儲位處的所述氮化硅層的陷阱捕獲而存儲于其中完成編程；
[0024]該擦除方法包括:利用溝道FN隧穿擦除機制進行，對所述控制柵施加正的柵極電壓，對所述源、漏端分別施加相同的負(fù)電壓，以在所述控制柵與源、漏端及襯底之間產(chǎn)生強電場，形成一個空間上均勻的FN隧穿機制，在所述控制柵與源、漏端及襯底之間強電場的作用下，溝道中的電子對所述柵氧化層進行了 FN隧穿并注入所述氮化硅層的所述第一、二存儲位中完成擦除；
[0025]該讀取方法包括:采用反向讀取方式進行讀操作，當(dāng)需要讀取第一存儲位的狀態(tài)時，對所述源端施加正的源端電壓，對所述漏端接地，并使所述控制柵懸浮；當(dāng)需要讀取第二存儲位的狀態(tài)時，對所述漏端施加正的漏端電壓，對所述源端接地，并使所述控制柵懸浮。
[0026]優(yōu)選地，在所述第一存儲位編程時，對所述控制柵施加-6?-4v的柵極電壓，對所述漏端施加4?6v的漏端電壓，對所述源端接地；在所述第二存儲位編程時，對所述控制柵施加-6?-4v的柵極電壓，對所述源端施加4?6v的源端電壓，對所述漏端接地。
[0027]優(yōu)選地，擦除時，對所述控制柵施加13?16v的柵極電壓，對所述源、漏端分別施加-4?-2v的相同電壓。
[0028]優(yōu)選地，當(dāng)需要讀取第一存儲位的狀態(tài)時，對所述源端施加1.6v的源端電壓，對所述漏端接地，并使所述控制柵懸?。划?dāng)需要讀取第二存儲位的狀態(tài)時，對所述漏端施加
1.6v的漏端電壓，對所述源端接地，并使所述控制柵懸浮。
[0029]優(yōu)選地，所述源端、漏端和溝道區(qū)域均勻重?fù)诫s有N型雜質(zhì)砷，所述砷的摻雜濃度為1E-19?1.5E-19/cm3，注入能量為2.5?4kev，注入劑量為1E14?2E19/cm2，形成的所述均勻重?fù)诫s區(qū)域的厚度不超過20nm，所述控制柵的柵長不超過40nm。
[0