專利名稱：電阻式存儲(chǔ)器裝置及電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路裝置，特別涉及具有緩沖層的電阻式存儲(chǔ)器 裝置以增加存儲(chǔ)器裝置的電阻率。
背景技術(shù)：
隨著傳統(tǒng)的存儲(chǔ)器單元(memory cell)結(jié)構(gòu)的發(fā)展己逼近尺寸極限，已有 大量的學(xué)術(shù)研究研發(fā)許多種類的存儲(chǔ)器單元結(jié)構(gòu)，例如，可變電阻式(variable resistive element type)存儲(chǔ)器單元，如磁阻式隨機(jī)存取存儲(chǔ)器(magnetic random access memory, MRAM)， 電阻式隨機(jī)存取存儲(chǔ)器(resistive random access memory, RRAM)，以及類似的裝置已持續(xù)獲得重視。在可變電阻存儲(chǔ)器單元 中，儲(chǔ)存狀態(tài)的差異會(huì)隨著記憶晶體管(memory transistor)的臨界電壓 (thresholdvoltage)的差異而顯現(xiàn)。在電阻存儲(chǔ)器當(dāng)中，由于RRAM的操作電 壓低、存取時(shí)間快，以及耐久力佳，故RRAM在小尺寸的應(yīng)用上為一個(gè)不 錯(cuò)選擇。
RRAM單元的基本構(gòu)成要件為可變電阻器(variable resistor)?？勺冸娮杵?可程序化成具有高電阻值或低電阻值(在雙態(tài)存儲(chǔ)器電路當(dāng)中(two-state memory circuit))，或之間任何的電阻值(在多重態(tài)存儲(chǔ)器電路中(multi-state memory circuit)) 。 RRAM單元中不同的電阻值表示RRAM電路中所儲(chǔ)存的 數(shù)據(jù)。RRAM所具有的優(yōu)點(diǎn)為電路簡(jiǎn)單(可應(yīng)用在更小的元件當(dāng)中)、電阻 存儲(chǔ)器單元的非揮發(fā)特性，以及記憶狀態(tài)的穩(wěn)定性。
由于電阻器為無(wú)源元件(passive component),其不會(huì)主動(dòng)地影響附近的電 子元件，因此基本的RRAM單元可僅只是可變電阻器，其可設(shè)置在交叉點(diǎn) 電阻器網(wǎng)狀系統(tǒng)(cross point resistor network)中以形成交叉點(diǎn)存儲(chǔ)器陣列 (cross point memory array)。為避免干擾或產(chǎn)生寄生電流路徑，RRAM單元可 再包含二極管，而這樣的組合有時(shí)被稱為1R1D (或1D1R)交叉點(diǎn)存儲(chǔ)器單 元。而為得到更好的存取效果，RRAM單元可包含存取晶體管(accesstransistor),而這樣的組合有時(shí)被稱為1R1T (或1T1R)交叉點(diǎn)存儲(chǔ)器單元。 RRAM單元的電阻狀態(tài)(resistance state)起源于RRAM電路的儲(chǔ)存(寫 入)或感測(cè)(讀取)理論。電阻狀態(tài)一詞與存儲(chǔ)器電阻器的電阻值有關(guān)(因 此電阻狀態(tài)可稱之為存儲(chǔ)器電阻器的電阻值)，但是要感測(cè)存儲(chǔ)器電阻器的 電阻值常意味著要感測(cè)橫跨存儲(chǔ)器電阻器的電壓值，或感測(cè)通過存儲(chǔ)器電阻 器的電流值(因此電阻狀態(tài)也可稱之為通過存儲(chǔ)器電阻器的電流值)。
在RRAM單元的傳統(tǒng)制造過程中，介電層如三明治結(jié)構(gòu)般的被夾在頂 部電極層以及底部電極層之間。RRAM單元中其中一個(gè)構(gòu)造上的例子以硫?qū)?化合物合金(chalcogenide alloy)作為介電材料。上述的RRAM單元一般被稱 為相變化存儲(chǔ)器(phase change memory, PCM)單元。硫?qū)倩衔锖辖鹂娠@現(xiàn)兩 種不同穩(wěn)定的可逆性結(jié)構(gòu)狀態(tài)，那就是具有高電阻值的非結(jié)晶狀態(tài)，以及具 有較低電阻值的多晶狀態(tài)。由電流所造成的電阻加熱(resistive heating)作用可 用來改變硫?qū)倩衔锊牧系南鄳B(tài)。
其它RRAM結(jié)構(gòu)包含利用(水錳礦(manganite))超巨磁阻(Colossal magnetoresistive, CMR)材料作為如三明治結(jié)構(gòu)般被夾在電極層間的介電材 料。其它種類的RRAM元件包含電脈沖造成的電阻(electric-pulse-induced resistance, EPIR)元件。EPIR效應(yīng)包含在對(duì)如Pr^CaxMn03(PCMO)的薄氧化 層施予短且低的電壓脈沖下，使薄氧化層的電阻值具有可逆性的改變。利用 對(duì)CMR材料施予電壓脈沖(voltage pulse)的方式，數(shù)據(jù)可被儲(chǔ)存(或?qū)懭? 至上述RRAM元件。其中通過使用固定電流源，可感測(cè)跨于CMR材料的電 阻，或是通過使用固定電壓源，可感測(cè)通過于CMR材料的電流，以感測(cè)(或 讀取)數(shù)據(jù)。然而，上述介電材料如三明治結(jié)構(gòu)般被夾在兩層電極層間的典 型結(jié)構(gòu)，常導(dǎo)致傳統(tǒng)的RRAM單元的電阻率(resistance ratio, Ron/R^)相對(duì)較 低，并且在某些應(yīng)用上常難以進(jìn)行感測(cè)。因此有需要為這些種類RRAM單 體提供增大的電阻率。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種具有緩沖層的電阻式存儲(chǔ)器裝置，增加存儲(chǔ) 器裝置的電阻率，以克服上述的傳統(tǒng)RRAM在某些應(yīng)用上常難以進(jìn)行感測(cè) 的缺陷。為達(dá)到上述目的，本發(fā)明提供一種電阻式存儲(chǔ)器裝置，包含第一電極 層，形成于基底上；第一緩沖層，形成于該第一電極層上，其晶格結(jié)構(gòu)具有 第一位向；介電層，形成于該第一緩沖層上，其晶格結(jié)構(gòu)與該第一緩沖層的 具有第一位向的晶格結(jié)構(gòu)相同，其中以該介電層形成于該第一緩沖層上的電 阻率大于另一以該介電層形成于該第一電極層上的電阻率；以及第二電極
層，形成于該介電層上。
如上所述的電阻式存儲(chǔ)器裝置，其中該第一電極層以及該第二電極層包 含鉑。
如上所述的電阻式存儲(chǔ)器裝置，其中該第一緩沖層的位向由其形成的工 藝所控制。
如上所述的電阻式存儲(chǔ)器裝置，其中該介電層的晶格結(jié)構(gòu)及位向于其形 成工藝的過程中自動(dòng)對(duì)準(zhǔn)于該第一緩沖層的晶格結(jié)構(gòu)及位向。
如上所述的電阻式存儲(chǔ)器裝置，其中還包含形成于該介電層上的第二緩 沖層，其中該第二電極層形成于該第二緩沖層上。
如上所述的電阻式存儲(chǔ)器裝置，其中該第二緩沖層的晶格結(jié)構(gòu)及位向于 其形成工藝的過程中自動(dòng)對(duì)準(zhǔn)于該介電層的晶格結(jié)構(gòu)及位向。
如上所述的電阻式存儲(chǔ)器裝置，其中該介電層包含超巨磁阻材料。
如上所述的電阻式存儲(chǔ)器裝置，其中該超巨磁阻材料包含Rr1-xCaxMnO3材料。
如上所述的電阻式存儲(chǔ)器裝置，其中該第一緩沖層包含鎳酸鑭。 如上所述的電阻式存儲(chǔ)器裝置，其中該電阻式存儲(chǔ)器裝置是電阻式隨機(jī) 存取存儲(chǔ)器堆疊層。
本發(fā)明還提供一種電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，包含第一電極層， 形成于基底上；第一緩沖層，形成于該第一電極層上，其中該第一緩沖層具 有第一位向的晶格結(jié)構(gòu)，且該晶格結(jié)構(gòu)由其形成工藝所控制；介電層，包含 超巨磁阻材料且形成于該第一緩沖層上，該介電層的晶格結(jié)構(gòu)中的位向于其 形成工藝的過程中，自動(dòng)對(duì)準(zhǔn)于該第一緩沖層的晶格結(jié)構(gòu)及位向，其中以該 介電層形成于該第一緩沖層上的電阻率，大于另一以該介電層形成于該第一 電極層上的電阻率；第二緩沖層，形成于該介電層上，且該第二緩沖層的晶 格結(jié)構(gòu)及位向于其形成工藝的過程中，自動(dòng)對(duì)準(zhǔn)于該介電層的晶格結(jié)構(gòu)及位向；以及第二電極層，形成于該第二緩沖層上。
如上所述的電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，其中超巨磁阻材料包含
PiVxCaxMn03材料。
如上所述的電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，其中該第一緩沖層包含鎳 酸鑭。
如上所述的電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，其中該第一電極層以及該 第二電極層包含鉑。
因此，本發(fā)明可增加介電層與一層或同時(shí)兩層緩沖層間的同調(diào)性，從而 改善RRAM堆疊層的電阻率。


圖1顯示在本發(fā)明的一個(gè)實(shí)施例中用于電阻式隨機(jī)存取存儲(chǔ)器單體結(jié)構(gòu) 內(nèi)的RRAM堆疊層及其制造方式。
圖2為形成圖1中所顯示的RRAM堆疊層的制造過程。
圖3顯示在中間介電層與底部和頂部電極層間不具有緩沖層的傳統(tǒng)的 RRAM堆疊層的電流對(duì)電壓的曲線的遲滯現(xiàn)象。
圖4顯示直接形成于鉑(Pt)電極層上且僅有一層上緩沖層直接形成于 PCMO介電層上的RRAM堆疊層的電流對(duì)電壓的曲線的遲滯現(xiàn)象。
圖5顯示僅有一層下緩沖層，而PCMO介電層直接形成于其上，且鉑(Pt) 電極層直接形成于介電層上的RRAM堆疊層的電流對(duì)電壓的曲線的遲滯現(xiàn) 象。
圖6顯示同時(shí)具有下及上緩沖層且如三明治結(jié)構(gòu)般的夾住PCMO介電層 的RRAM堆疊層的電流對(duì)電壓的曲線的遲滯現(xiàn)象。
圖7顯示本發(fā)明實(shí)施例中各種RRAM堆疊層隨著設(shè)定電壓值(V(voltage)) 的不同所表現(xiàn)出的電阻值(R(ohm))的關(guān)系圖。
圖8顯示直接形成于LNO緩沖層上的PCMO介電層隨著X-光入射角度 (2 Theta(deg))改變所對(duì)應(yīng)出的X-光繞射強(qiáng)度(I(cps))的關(guān)系圖。
并且，上述附圖中的各附圖標(biāo)記說明如下
100RRAM 堆疊層
110a 底部電極層110b 頂部電極層
120 介電層
130a 下緩沖層
130b 上緩沖層
具體實(shí)施例方式
請(qǐng)參考圖1所示的實(shí)施例，其顯示使用于電阻式隨機(jī)存取存儲(chǔ)器 (resistive random access memory, RRAM)單體結(jié)構(gòu)的RRAM堆疊層100，及其 依據(jù)在此公開的原則進(jìn)行工藝的方式。如之前所了解的，RRAM堆疊層100 包含底部及頂部電極層110a， 110b。在一個(gè)示范實(shí)施例中，底部及頂部電極 層110a， 110b可由導(dǎo)電材料組成。例如，底部及頂部電極層110a， 110b可 由鉑(platinum， Pt)或是任何有益的導(dǎo)電材料所組成。
RRAM堆疊層100也包含介于底部及頂部龜極層110a， 110b之間的中 間介電層120。在代表的實(shí)施例中，中間介電層120由超巨磁阻(Colossal magnetoresistive, CMR)材料所構(gòu)成。在具體實(shí)施例中，介電層120由介電材 料Pr^CaJVIn03(PCMO)所組成。當(dāng)然，也可使用任何對(duì)應(yīng)用于RRAM堆疊 層100有益處的介電材料。
另外，依據(jù)所揭示的原則，所顯示的RRAM堆疊層100也包含上、下 緩沖層130a， 130b。更具體的來說，下緩沖層130a設(shè)置于介于底部電極層 110a及中間介電層120之間的位置，而上緩沖層130b設(shè)置于介于中間介電 層120及頂部電極層110b之間的位置。在圖1所顯示的實(shí)施例中，緩沖層 130a， 130b均由鎳酸鑭(LaNiO3,LNO)材料所形成。利用在電極層110a， 110b 與介電層120之間插入LNO緩沖層130a， 130b的方法，RRAM堆疊層100 的電阻率被高度地提升。例如，如以下更詳細(xì)的說明，利用如上所述的獨(dú)特 的堆疊層結(jié)構(gòu)進(jìn)行測(cè)試，結(jié)果可得到比傳統(tǒng)的電極層/介電層/電極層RRAM 堆疊層結(jié)構(gòu)超過將近100倍的電阻率。RRAM堆疊層100的電阻率之所以能 夠獲得改善的原因，相信是因?yàn)楦纳屏?LNO緩沖層130a， 130b與PCMO介 電層120之間的界面同調(diào)性(interface coherence)所致。在經(jīng)過測(cè)試分析后， 一個(gè)發(fā)明實(shí)施例中具有LNO緩沖層的RRAM堆疊層，其緩沖層與PCMO介 電層之間的界面具有比在傳統(tǒng)不具有LNO緩沖層的RRAM堆疊層中介于金屬電極層與PCMO介電層之間的界面更平坦的表面型態(tài)圖(topography)。
圖2說明形成圖1中所顯示的RRAM堆疊層的制造過程。工藝起始于 利用如上所述的導(dǎo)電材料形成底部電極層110a。接著下一步，直接在底部電 極層110a上形成底部緩沖層130a。如之前所論述的，雖然緩沖層以LNO作 說明，但也可使用任何能夠提供如上所述使界面獲得改善的材料。接著下一 步，直接在下緩沖層130a上形成中間介電層120。在此實(shí)施例中，PCMO介 電材料再次被使用。
一旦中間介電層120形成，工藝的下一步可直接在中間介電層120上形 成上緩沖層130b。然而，需要注意的是，所公開的構(gòu)造并不需要同時(shí)形成下 及上緩沖層130a、 130b以得到改進(jìn)的RRAM堆疊層。即使僅形成兩層緩沖 層中的其中一層，也至少可使介電層的表面的表面形貌圖獲得改進(jìn)，而能夠 增加最終完成的RRAM堆疊層100的電阻率。在形成上緩沖層130b后，如 果需要，工藝的下一步為直接在上緩沖層130b上形成頂部電極層110b。 一 旦形成所要的RRAM堆疊層100后，基底可通過如傳統(tǒng)的黃光技術(shù)予以圖 案化以及蝕刻，以形成最終的RRAM堆疊層100。需要注意的是，上述所討 論的制造過程包含為簡(jiǎn)化說明而在本文中省略的額外的步驟。
如上所述，所形成的RRAM堆疊層的增加的電阻率是由于在中間介電 層的周圍形成緩沖層所致。利用改進(jìn)這些材料層之間的同調(diào)性，這些界面的 平滑表面形貌圖可增加電阻率。因此，盡管在此所公開的例子是利用LNO 緩沖層形成于PCMO介電層上，也可使用其它材料形成于PCMO介電層上。 但更明確的說，可以通過形成工藝(如沉積工藝)控制緩沖層沿位向 (orientation)形成于底部電極層上。接著，具有與緩沖層相同的晶格結(jié)構(gòu)的介 電層的位向也自動(dòng)對(duì)準(zhǔn)于緩沖層，并直接形成于鄰接緩沖層的位置。若 RRAM堆疊層中有使用上緩沖層，則上緩沖層所使用的材料與下緩沖層相 同，且其位向自動(dòng)對(duì)準(zhǔn)于介電層。利用上述的制造方式，可增加介電層與一 層或同時(shí)兩層緩沖層間的同調(diào)性，因此RRAM堆疊層的電阻率獲得改善。
圖3至圖6顯示不同RRAM堆疊層中電流對(duì)電壓的曲線(current-voltage curve)的遲滯現(xiàn)象(hysteresis)。明確的說，圖3顯示在中間介電層與底部和頂 部電極層間不具有緩沖層的傳統(tǒng)的RRAM堆疊層的電流對(duì)電壓的曲線的遲 滯現(xiàn)象。圖4顯示直接形成于鉑(Pt)電極層上，且僅有一層上緩沖層直接形成于PCMO介電層上的RRAM堆疊層的電流對(duì)電壓的曲線的遲滯現(xiàn)象。圖 5顯示僅有一層下緩沖層，而PCMO介電層直接形成于其上，且鉑(Pt)電極 層直接形成于介電層上的RRAM堆疊層的電流對(duì)電壓的曲線的遲滯現(xiàn)象。 圖6顯示同時(shí)具有下及上緩沖層且如三明治結(jié)構(gòu)般的夾住PCMO介電層的 RRAM堆疊層的電流對(duì)電壓的曲線的遲滯現(xiàn)象。各個(gè)遲滯曲線(hysteresis curve)的結(jié)果顯示至少具有下緩沖層所形成的RRAM堆疊層的電阻率是增加 的，特別是有關(guān)于圖6中同時(shí)具有下及上緩沖層的RRAM堆疊層的遲滯曲 線。
圖7顯示各種RRAM堆疊層隨著設(shè)定電壓值(V(voltage))的不同所表現(xiàn) 出的電阻值(R(ohm))的關(guān)系圖，其另外顯示了在此所公開那些具有一下緩沖 層或同時(shí)具有兩層緩沖層所形成的RRAM堆疊層的電阻率(Ron/Roff)的改善 情況(更明確的說，這些圖為對(duì)應(yīng)圖3至圖6中各個(gè)RRAM堆疊層的實(shí)施 例的遲滯曲線)。
圖8顯示直接形成于LNO緩沖層上的PCMO介電層隨著X-光入射角度 (2 Theta(deg))改變所對(duì)應(yīng)出的X-光繞射強(qiáng)度(I(cps))的關(guān)系圖。這些圖說明了 利用在底部電極上形成一下LNO緩沖層且直接在緩沖層上形成PCMO介電 層的工藝方式，可得以控制PCMO介電層的位向并因而改善其結(jié)晶性 (crystallinity)。明確的說，如圖8所顯示的，當(dāng)PCMO介電層形成于LNO緩 沖層上時(shí)，PCMO介電層所具有的晶格位向(001)為較佳的位向，但是當(dāng) PCMO介電層形成于鉑電極層上時(shí)，PCMO介電層具有不規(guī)則的晶格位向(如 位向(llO)及(lll))。另夕卜，這些結(jié)果顯示PCMO介電層會(huì)隨著LNO緩沖層 的位向不同而做相同的改變，即使不是較佳的位向(例如，在位向?yàn)?002) 的LNO緩沖層上的PCMO介電層的位向?yàn)?002))。
雖然本發(fā)明已以較佳實(shí)施例公開如上，但是其并非用以限定本發(fā)明，任 何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可做改動(dòng)與修飾，因 此本發(fā)明的保護(hù)范圍當(dāng)視隨附的權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種電阻式存儲(chǔ)器裝置，包含第一電極層，形成于基底上；第一緩沖層，形成于該第一電極層上，其晶格結(jié)構(gòu)具有第一位向；介電層，形成于該第一緩沖層上，其晶格結(jié)構(gòu)與該第一緩沖層的具有第一位向的晶格結(jié)構(gòu)相同，其中以該介電層形成于該第一緩沖層上的電阻率大于另一以該介電層形成于該第一電極層上的電阻率；以及第二電極層，形成于該介電層上。
2. 如權(quán)利要求1所述的電阻式存儲(chǔ)器裝置，其中該第一電極層以及該第 二電極層包含鉑。
3. 如權(quán)利要求1所述的電阻式存儲(chǔ)器裝置，其中該第一緩沖層的位向由 其形成的工藝所控制。
4. 如權(quán)利要求1所述的電阻式存儲(chǔ)器裝置，其中該介電層的晶格結(jié)構(gòu)及 位向于其形成工藝的過程中自動(dòng)對(duì)準(zhǔn)于該第一緩沖層的晶格結(jié)構(gòu)及位向。
5. 如權(quán)利要求1所述的電阻式存儲(chǔ)器裝置，其中還包含形成于該介電層 上的第二緩沖層，其中該第二電極層形成于該第二緩沖層上。
6. 如權(quán)利要求5所述的電阻式存儲(chǔ)器裝置，其中該第二緩沖層的晶格結(jié) 構(gòu)及位向于其形成工藝的過程中自動(dòng)對(duì)準(zhǔn)于該介電層的晶格結(jié)構(gòu)及位向。
7. 如權(quán)利要求1所述的電阻式存儲(chǔ)器裝置，其中該介電層包含超巨磁阻 材料。
8. 如權(quán)利要求7所述的電阻式存儲(chǔ)器裝置，其中該超巨磁阻材料包含 PiVxCaxMn03材料。
9. 如權(quán)利要求8所述的電阻式存儲(chǔ)器裝置，其中該第一緩沖層包含鎳酸鑭。
10. 如權(quán)利要求1所述的電阻式存儲(chǔ)器裝置，其中該電阻式存儲(chǔ)器裝置 是電阻式隨機(jī)存取存儲(chǔ)器堆疊層。
11. 一種電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，包含 第一電極層，形成于基底上；第一緩沖層，形成于該第一電極層上，其中該第一緩沖層具有第一位向 的晶格結(jié)構(gòu)，且該晶格結(jié)構(gòu)由其形成工藝所控制；介電層，包含超巨磁阻材料且形成于該第一緩沖層上，該介電層的晶格 結(jié)構(gòu)中的位向于其形成工藝的過程中自動(dòng)對(duì)準(zhǔn)于該第一緩沖層的晶格結(jié)構(gòu) 及位向，其中以該介電層形成于該第一緩沖層上的電阻率大于另一以該介電 層形成于該第一電極層上的電阻率；第二緩沖層，形成于該介電層上，且該第二緩沖層的晶格結(jié)構(gòu)及位向于 其形成工藝的過程中自動(dòng)對(duì)準(zhǔn)于該介電層的晶格結(jié)構(gòu)及位向；以及第二電極層，形成于該第二緩沖層上。
12. 如權(quán)利要求11所述的電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，其中超巨磁 阻材料包含Pr^CaJVIn03材料。
13. 如權(quán)利要求12所述的電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，其中該第一 緩沖層包含鎳酸鑭。
14. 如權(quán)利要求11所述的電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，其中該第一 電極層以及該第二電極層包含鉑。
全文摘要
本發(fā)明提供一種電阻式存儲(chǔ)器裝置及電阻式隨機(jī)存取存儲(chǔ)器堆疊結(jié)構(gòu)，該電阻式存儲(chǔ)器裝置包含第一電極層，形成于基底上；第一緩沖層，形成于該第一電極層上，其晶格結(jié)構(gòu)具有第一位向；介電層，形成于該第一緩沖層上，其晶格結(jié)構(gòu)與該第一緩沖層的具有第一位向的晶格結(jié)構(gòu)相同，其中以該介電層形成于該第一緩沖層上的電阻率，大于另一以該介電層形成于該第一電極層上的電阻率；以及第二電極層，形成于該介電層上。本發(fā)明可增加介電層與一層或同時(shí)兩層緩沖層間的同調(diào)性，從而改善RRAM堆疊層的電阻率。
文檔編號(hào)G11C11/56GK101295763SQ20081000512
公開日2008年10月29日 申請(qǐng)日期2008年1月22日 優(yōu)先權(quán)日2007年4月25日
發(fā)明者吳泰伯, 張文淵, 李自強(qiáng), 鄧端理 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司